SPLD內部結構及工作原理.ppt

1,第四章 SPLD基本結構及工作原理,SPLD的基本結構,主要內容,PROM器件,PLA器件,PAL器件,GAL器件,2,互補輸出的輸入緩沖電路, 用以產生輸入變量的原變量和反變量，并提供足夠的驅動能力。,4.1 SPLD的基本結構,3,由一組多輸入與門組成，用以產生輸入變量的各乘積項。,與陣列,4.1 SPLD的基本結構,4,由一組多輸入或門組成，用以產生和項，即將輸入的某些乘積項相加。,4.1 SPLD的基本結構,或陣列,5,SPLD的輸出電路因器件的不同而有所不同，但總體可分為固定輸出和可組態(tài)輸出兩大類。,根據(jù)與門陣列、或門陣列和輸出電路結構的不同，簡單的低密度PLD可分為PROM、PLA、PAL、GAL四種基本類型，下面分別進行講解。,4.1 SPLD的基本結構,6,4.2 PROM器件,（1）基本結構,（2）特點,“與”陣列固定，不能編程，“或”陣列可以編程。,與陣列是一個全譯碼電路，即n個輸入量總共有2n個不同的組合積項輸出，因此有2n 條積項線。,與陣列的固定連接關系造成芯片面積的浪費，利用效率低。,7,（3）應用設計,例1：用PROM構造半加器,C=A0A1,4.2 PROM器件,8,例2: 用PROM實現(xiàn)22乘法器,9,4.3 PLA器件,（1）基本結構,與陣列不采用全譯碼方式，標準的與或表達式已不適用，需要把邏輯函數(shù)化成最簡的與或表達式。有多個輸出時，要盡量利用公共的與項，以提高陣列的利用率。,（2）特點,“與”陣列和或”陣列都可以編程，方便了設計工作。,算法復雜, 器件運行速度下降,制造工藝復雜，價格高。,10,基本思想：根據(jù)PLA結構，安排每個積項占一條積項線，在不同輸出函數(shù)中如有相同積項，則共享。每個輸出函數(shù)有n個積項，就在或陣列上將它的縱向線與相關的n個積項線相連。,簡單地說，用PLA實現(xiàn)組合邏輯函數(shù)時，先將函數(shù)化簡為最簡與或式，再把對應的與項或起來即可。,例：用PLA實現(xiàn)以下組合邏輯函數(shù)電路,（3）應用設計,4.3 PLA器件,A B C,O1 O2 O3,A B,A C,B C,11,采用熔絲編程方式，只能一次性編程。,4.4 PAL器件,（1）基本結構,左圖為最簡單的PAL器件結構。目前常見的PAL器件中，輸入變量最多可達20個，與項的個數(shù)最多有80個，或陣列輸出端最多的有10個，每個或門輸入端最多的可達16個。,（2）特點,“與”陣列可編程，“或”陣列固定。,12,為了擴展電路的功能，并增加使用的靈活性，PAL在與或陣列的基礎上，增加了多種輸出及反饋電路，構成了各種型號的PAL器件。,（2）特點,具有多種形式的輸出結構,根據(jù)PAL器件的輸出結構和反饋電路的不同，可將它們大致分成專用輸出、可編程輸入/輸出、寄存器輸出、異或輸出以及運算選通反饋輸出等幾種類型。,13,專用輸出結構,這種結構的輸出端只能作輸出用，不能用作輸入。輸出端可以是或門、或非門，或者互補輸出結構。因電路中不含觸發(fā)器，所以只能實現(xiàn)組合邏輯電路。,常用的產品有 PAL10H8(10輸入，8輸出，高電平輸出)、PAL10L8(10輸入，8輸出，低電平輸出) 、PAL16C1(16輸入，1輸出，互補型輸出)等。,（3）PAL的輸出結構,14, 可編程輸入/輸出結構,這種結構在或門輸出之后增加了一個三態(tài)輸出緩沖器，它的控制端OE由與陣列的第一個乘積項控制，可直接送往輸出，也可作為輸入用。,常用的產品有 PAL16L8、PAL20L10等。,當OE=0時，三態(tài)輸出呈高阻態(tài)，I/O引腳作輸入使用； 當OE=1時，三態(tài)門選通，I/O引腳作輸出使用。,（3）PAL的輸出結構,作輸出使用時，也可將輸出再經互補輸出的緩沖器反饋到與陣列輸入，用于實現(xiàn)復雜的組合邏輯電路。,15, 寄存器輸出結構,常用的產品有 PAL16R4、PAL16R8等。R表示寄存器輸出型。,（3）PAL的輸出結構,16, 異或輸出結構,這種結構的輸出部分有兩個或門，它們的輸出經異或門進行異或運算后再經D觸發(fā)器和三態(tài)緩沖器輸出。這種結構不僅便于對與或邏輯陣列輸出的函數(shù)求反，還可以實現(xiàn)對寄存器狀態(tài)進行保持操作。,該種結構的產品有 PAL20X4、PAL20X8(X表示異或輸出型)等。,Y,Q,（3）PAL的輸出結構,17,在異或門的基礎上，將觸發(fā)器的輸出反饋到運算選通邏輯電路，與輸入項進行組合后送與陣列進行編程，可獲得16種可能的邏輯組合。,（3）PAL的輸出結構,運算選通反饋結構,這種結構的產品有PAL16A4(A表示運算選通反饋輸出型)。,18,圖示電路即為經過編程產生16種運算結果的PAL。,19,例：用PAL器件設計一個數(shù)值判別電路。要求判斷4位二進制數(shù)DCBA的大小在05、6 10、11 15哪一個區(qū)間之內。,（4）PAL的應用,20,21,GAL器件分兩大類：一類為普通型GAL，其與或陣列結構與PAL相似，如GAL16V8、GAL20V8、 ispGAL16Z8等；另一類為新型GAL，其與或陣列均可編程， 與PLA結構相似，代表器件為GAL39V8。,4.5 GAL器件,GAL是在PAL的基礎上發(fā)展起來的，具有和PAL相同的與或陣列，即可編程的與陣列和固定的或陣列。不同的是它采用了電擦除、電可編程的E2PROM工藝制作，可以用電信號擦除并反復編程上百次。GAL器件的輸出端設置了可編程的輸出邏輯宏單元OLMC（Output Logic Macro Cell），可以將OLMC設置成不同的輸出方式。這樣，同一型號的GAL器件可以實現(xiàn)PAL器件所有的各種輸出電路工作模式，可取代大部分PAL器件， 因此稱為通用可編程邏輯器件。,（1）概述,22,優(yōu)點：,（2）GAL器件的特點,缺點：,采用電擦除工藝和高速編程方法，使編程改寫變得方便、 快速，整個芯片改寫只需數(shù)秒鐘，可改寫 百次以上。,速度快、功耗低。存取時間為1240ns，功耗僅為雙極型PAL的1/2或1/4，編程數(shù)據(jù)可保存20年以上。,采用可編程的輸出邏輯宏單元(OLMC)，使其具有極大的靈活性和通用性。,可預置和加電復位所有寄存器，備有加密單元。,仍屬于低密度PLD，規(guī)模小，每片相當于幾十個等效門電路，只能代替 24片MSI器件。,在使用中還有許多局限性，如一般GAL只能用于同步時序電路，各OLMC中的觸發(fā)器只能同時置位或清零，還不能充分發(fā)揮其作用。,23,GAL和PAL在結構上的區(qū)別,適當?shù)貫镺LMC進行編程，GAL就可以在功能上代替PAL各種輸出類型及其派生類型,24,（3）GAL器件的基本結構(以GAL16V8為例),GAL16V8 引腳圖,8 個 I/O 端,1 個時鐘輸入端,1 個輸出使能控制輸入端,25,GAL16V8 邏輯圖,輸出邏輯宏單元 (Output Logic Macro- Cell，簡稱 OLMC),與陣列,輸入電路,26,27,OLMC 中含有或門、 D 觸發(fā)器和多路選擇器等， 通過對 OLMC 編程可得 到組合電路輸出、時序電 路輸出、雙向 I/O 端等多 種工作組態(tài)。,GAL16V8 邏輯圖,28,64x32,16x64x8,29,（4）GAL的輸出邏輯宏單元OLMC,1個8輸入或門 1個異或門 1個D觸發(fā)器 4個多路選擇開關 4個控制字,30,由OLMC的結構圖可以看出，OLMC中的異或門和四個多路選擇開關由四個結構控制字XOR(n)、AC0、AC1(n)和Syn編程控制。其中XOR(n) 和AC1(n)是各個OLMC自己的控制字，n代表OLMC的編號，這個編號與每個OLMC連接的引腳號碼一致； AC0和Syn為8個OLMC共用的控制字。,OLMC的結構控制字,這些控制字集中放在一個行地址為第60行的具有82位的結構控制字中。,31,8輸入或門,每個OLMC包含或陣列中的一個8輸入或門，或門的每一個輸入對應一個乘積項（與陣列中的一個輸出），故或門的輸出為若干個乘積項之和?；蜷T的輸出接到異或門的一個輸入端。,異或門,異或門用于控制或門輸出信號的極性。異或門的另一個輸入端為結構控制字中的1位XOR(n)，當XOR(n)端為1時，異或門起反相器作用；否則為同相輸出。異或門的輸出直接送到D觸發(fā)器的輸入端。,D觸發(fā)器,D觸發(fā)器用于鎖存異或門的輸出狀態(tài)，使GAL能實現(xiàn)時序邏輯電路。,XOR(n),32,PTMUX由編程的控制字AC0和AC1(n)加到與非門G1輸出后進行控制。當AC0或AC1(n)=0時，第一個積項通過PTMUX輸出到或門的輸入端，作為或門的一個輸入積項；當AC0=AC1(n)=1時，第一個積項不能作為輸入項，可被選為三態(tài)門的控制項。此時PTMUX輸出為0，對或門輸出沒影響。,4個多路選擇開關,積項選擇多路開關PTMUX,是一個二選一開關電路，它的輸入端來自可編程與陣列中的8個積項中的第一個，由編程決定這一積項用作輸入項還是用作三態(tài)門的控制項。,33,當AC0 AC1(n)=00時，TSMUX輸出為固定高電平，三態(tài)門始終選通，I/O(n)端只能作輸出使用。,當AC0 AC1(n)=01時，TSMUX輸出為固定低電平，三態(tài)門工作在高阻狀態(tài)，無輸出，此時I/O(n)端可作輸入使用。,當AC0 AC1(n)=10時，TSMUX輸出為公共控制信號OE，三態(tài)門的工作狀態(tài)由外接OE信號控制。OE=1時，I/O(n)端作輸出用； OE=0時，I/O(n)端作輸入用。,當AC0 AC1(n)=11時，TSMUX輸出為由與陣列來的第一個積項，則由與陣列來的各組的第一個積項分別控制各自的三態(tài)門的輸出。,這是一個四選一開關電路，它的輸入有：第一個積項、8個OLMC的共用控制信號OE、固定的高電平VCC和固定的低電平(地)。選擇控制由控制字AC0和AC1(n)實現(xiàn)。輸出三態(tài)門共有四種控制選擇。,三態(tài)門控制選擇多路開關TSMUX,34,當AC0和AC1(n)為其它三種組合時，選擇異或門直接輸出到三態(tài)門。,輸出選擇多路開關OMUX,35,選擇控制由三個結構控制字AC0、 AC1(n)和Syn的組合實現(xiàn)。,當AC0 AC1(n) Syn=11x時，F(xiàn)MUX的輸出選為本級的I/O。,當AC0 AC1(n) Syn=0x1時, FMUX的輸出選為相鄰單元的輸出。,當AC0 AC1(n) Syn=0x0時，F(xiàn)MUX的輸出為固定低電平。,反饋選擇多路開關FMUX,36,（5）OLMC組態(tài),OLMC是由對Syn、AC0、 AC1(n) 和XOR (n)進行編程決定四個多路選擇開關和異或門的輸出，共有四種組態(tài)。,37,專用輸入組態(tài),此時AC1(n)1，AC00，使TSMUX輸出為0，三態(tài)輸出緩沖器的輸出呈現(xiàn)高電阻，本單元輸出功能被禁止。,38,O(n),專用組合輸出組態(tài)【AC0=0，AC1(n)0】,FMUX選擇接地，本單元和相鄰單元的反饋信號均被阻斷,PTMUX選擇1，第一與項送入或門,OMUX選擇0，跨過DFF,TSMUX選擇VCC，三態(tài)門常通,39,選通組合輸出組態(tài)