數(shù)字邏輯與數(shù)字系統(tǒng)1.ppt

數(shù)字邏輯與數(shù)字系統(tǒng),第一章 開關(guān)理論,1.3.3利用布爾代數(shù)化簡邏輯函數(shù),化簡方法: 并項法: 利用A +A=1并項，消變量。 例7: F=ABC +ABC =AB(C +C) =AB 吸收法：利用A+AB=A并項，消變量。 例8: F=AB +ABCD(E+F)=AB(1+CD(E+F) =AB 消去法：利用A+AB=A+B，消變量。 例9: F=AB +AC+BC=AB+C(A+B) =AB+ABC=AB+C 配項法：利用A=A(B+B)配項，消去其他項的變量。 例10: F=AB +AC+BC=AB+AC+ (A+A) BC =AB+ABC+AC+ABC=AB+AC,化簡要求:,1、邏輯表達式最簡 2、邏輯運算關(guān)系統(tǒng)一 最簡與-或表達式： 乘積項最少且乘積項中變量因子最少。,1.4 卡諾圖 1.4.1 卡諾圖的結(jié)構(gòu)與特點 是真值表的圖格形式。所有變量分成行、列兩組，按循環(huán)碼取值排列。相鄰兩行或兩列只有一個變量取值不同。 1、邏輯函數(shù)的最小項： 包含了該函數(shù)全部變量的乘積項，每個變量可以是原變量（取值1）或反變量（取值0） 。 n個變量的邏輯函數(shù)有2n個最小項，與函數(shù)真值表的變量取值（卡諾圖的格）一一對應(yīng)。,2、最小項表達式： （標(biāo)準(zhǔn)與-或表達式） 由函數(shù)值為1的變量取值對應(yīng)的最小項相加構(gòu)成的與-或表達式 3、最小項代表符m i 序號i為最小項中的原變量取1，反變量取0，按變量排序組成的二進制數(shù)對應(yīng)的十進制數(shù)值。 4、最小項和式m 用最小項代表符m i構(gòu)成的最小項表達式 F（A，B，C，）= m,例：14 當(dāng)三輸入中至少有兩個輸入為低時輸出為高。,函數(shù)的最小項表達式：,使函數(shù)值為“1”的最小項之邏輯和。 F =A B C + A B C + A B C +A B C F（A、B、C）= m0 + m1 + m2 + m4 =m（0、1、2、4） 與真值表中為“1”的項數(shù)相同。,1.4卡諾圖,1.4.1卡諾圖的結(jié)構(gòu)和特點： 1、將變量分為行、列兩組，相鄰列（行）之間只有一個變量取值不同。 2、卡諾圖的每個格代表了函數(shù)的一個最小項。 3、相鄰兩個最小項可以合并成一個乘積項，并消去一個取值不同的變量。 相鄰兩列消去列變量。 相鄰兩行消去行變量。 4、具有循環(huán)鄰接性。,B A AB CD B C A、B、C、D 取值 1 A、B、C、D 取值 0,1.4.2用卡諾圖化簡邏輯函數(shù),一、由函數(shù)表達式寫其卡諾圖： 1、由最小項表達式寫卡諾圖 將表達式中出現(xiàn)的最小項所對應(yīng)的卡諾圖格中填入“1”，其余格填“0”。 2、由非最小項表達式寫卡諾圖 將函數(shù)轉(zhuǎn)換成與-或表達式，在每個乘積項的變量范圍內(nèi)填入“1”，其余格填“0”。 3、具有無關(guān)項的函數(shù)的卡諾圖 無關(guān)項對應(yīng)的變量取值卡諾圖格中填。,二、用卡諾圖化簡邏輯函數(shù)的規(guī)則和步驟,(1)以矩形圈形式合并2n個函數(shù)值(為1)相同的卡諾圖格，消去取值不同的變量，形成一個乘積項。 (2) 圈從大到小，直到所有函數(shù)值相同(為1)的格全部圈過。但每個圈中必須至少包含一個沒有被其它圈包圍的獨立格。 (3)圈盡可能大，使乘積項的變量因子盡可能少。 圈盡可能少，使乘積項的個數(shù)盡可能少。 (4)所有乘積項之邏輯和為函數(shù)的最簡與-或表達式。,三、具有無關(guān)項的邏輯函數(shù)表示方法,1、無關(guān)項 對函數(shù)值沒有影響的變量組合所對應(yīng)的最小項，用符號表示其函數(shù)值。(如BCD碼中的偽碼組合)，用 i表示，i取值同最小項。 2、具有無關(guān)項的邏輯函數(shù)最小項表達式 f=m+ 3、具有無關(guān)項的邏輯函數(shù)卡諾圖 在無關(guān)項格中-填入或X，表示函數(shù)值任意。 4、具有無關(guān)項邏輯函數(shù)的化簡 無關(guān)項可以任意取值“0”或“1”以滿足合并圈擴大的化簡要求，但不必全部圈。,1.5 集成門電路外特性,一、集成門電路類型: TTL -電源固定為5V。速度較快，功耗較大。常用于電子設(shè)備或臺式儀器。 CMOS-電源范圍可由3-18V，功耗小，性能穩(wěn)定，常用于便攜式儀器或設(shè)備。 二、集成門電路的主要參數(shù)指標(biāo): 1、輸出電壓指標(biāo) 輸出高電平電壓UOHmin大于標(biāo)準(zhǔn)高電平U(1) 輸出低電平電壓UOLmax小于標(biāo)準(zhǔn)低電平U(0),2、 輸入電壓指標(biāo),當(dāng)邏輯門的輸入信號電壓的最小高電平UIHmin高于開門電平Uon為邏輯1， 最大低電平UILmax 低于關(guān)門電平Uoff為邏輯0。信號電平不能在Uon和Uoff之間 UOHminUIHmin 高電平抗干擾容限=UOHmin-UIHmin UILHmaxUOLmax 低電平抗干擾容限= UILmax-UOLmax 3、 輸入電流指標(biāo) 邏輯門輸入高電平時電流IIH流入輸入端， 邏輯門輸入低電平時電流IIL從輸入端流出。,4、 輸出電流指標(biāo),邏輯門輸出高電平時電流流出輸出端，有最大值限制IOHmax 。 邏輯門輸出低電平時電流從輸出端流出，有最大值限制IOLmax。 5、 輸出能力（扇出系數(shù)N） 邏輯門輸出端可以最多連接其他門輸入端的個數(shù) 低電平扇出：NL= IOLmax/ IIL 高電平扇出： NH= IOHmax/ IIH NL NH 6、 平均傳輸延遲時間(tpd) 輸出信號延遲于輸入信號的時間,反映了處理速度 7、功耗 邏輯門消耗 的能量：導(dǎo)通功耗Pon和截止功耗Poff,第二章 組合邏輯電路,組合邏輯的電路結(jié)構(gòu)： 信號從輸入端逐級向輸出傳輸，沒有后級向前級的反饋。 組合邏輯的特點： 任何時刻電路的輸出狀態(tài)只與當(dāng)前的輸入信號的狀態(tài)有關(guān)，與電路原來的輸出狀態(tài)無關(guān)。,2.1組合邏輯分析,任務(wù)：根據(jù)已知電路圖，分析輸入、輸出關(guān)系，確定電路功能。 方法： 2.1.2逐級電平推導(dǎo) 根據(jù)電路逐級分析使輸出為1的各輸入條件組合，分析電路功能。 2.1.2列表達式分析 根據(jù)電路圖從輸入到輸出逐級寫邏輯表達式，化簡后分析電路功能。 2.1.3列真值表分析 如果從表達式不能直接分析電路功能，可列真值表確定。,2.2組合邏輯設(shè)計,根據(jù)任務(wù)要求設(shè)計電路實現(xiàn)邏輯功能 2.2.1采用小規(guī)模邏輯門設(shè)計組合電路的步驟: 1、分析任務(wù)要求，歸納成邏輯問題。 2、確定輸入、輸出變量及邏輯定義。 3、根據(jù)邏輯問題的因果關(guān)系寫邏輯表達式或列函數(shù)真值表，寫最小項表達式。 4、化簡邏輯函數(shù)得最簡表達式或變換邏輯關(guān)系得滿足設(shè)計要求的表達式形式。 5、根據(jù)表達式畫邏輯圖，并檢查電路的驅(qū)動或時間延遲等是否符合工程要求。,2.2.2邏輯問題的描述,1、分析要解決的問題，確定必要的邏輯變量。 2、列真值表示各邏輯變量之間的關(guān)系。 簡化真值表： 只列函數(shù)值為“1”的變量組合。 若某變量的取值對函數(shù)值沒有影響，則用表示取值“1”、“0”均可。,2.2.3邏輯函數(shù)變換,1、與非-與非形式 卡諾圖圈“1” 得原函數(shù)最簡與-或表達式，運用摩根定律得與非-與非表達式。 2、與-或-非形式 卡諾圖圈“0”求反函數(shù)，運用摩根定律得原函數(shù)的與-或-非表達式。（兩次求反，反函數(shù)求反） 3、或非-或非形式 卡諾圖圈“0”求反函數(shù)，對各乘積項和函數(shù)運用摩根定律得 或非-或非表達式。（兩次求偶）,2.3考慮特殊問題的邏輯設(shè)計,2.3.1多輸出函數(shù)的邏輯設(shè)計 在化簡函數(shù)時保留各輸出的公共項，以使整個電路形式最簡。 2.3.2利用無關(guān)項的邏輯設(shè)計 利用對函數(shù)值沒有影響的輸入任意項使函數(shù)更簡。 2.3.3考慮級數(shù)的邏輯設(shè)計 邏輯門級數(shù)（與、或、非運算層次）增加，電路時間延遲增加。 （1級與非門延遲1ty，1級與或非門延遲1.5ty） 邏輯門級數(shù)減少，某些門的輸入端可能增加。,2.4 組合邏輯中的競爭冒險,電路輸出信號與輸入信號不符合應(yīng)有的邏輯運算關(guān)系 2.4.1競爭冒險的概念及其產(chǎn)生的原因 競爭同時輸入的信號通過不同途徑到達同一個門的時間有先后。 冒險由于競爭造成邏輯門錯誤輸出干擾脈沖的現(xiàn)象。 F=AA，在A信號的上升沿(0-1)產(chǎn)生正脈沖冒險 F=A+A，在A信號的下降沿(1-0)產(chǎn)生負脈沖冒險,2.4.2消除競爭冒險的方法,1、增加選通信號P 當(dāng)信號改變時，選通信號無效，封鎖邏輯門; 當(dāng)信號穩(wěn)定后，選通信號才有效，允許邏輯門輸出改變。 需要考慮選通信號與輸入信號的時序關(guān)系。 2、修改邏輯設(shè)計 增加冗余項，改變電路，屏蔽邏輯門輸入的互補信號影響 。,例： F=AB+BC,當(dāng)A=“1”且C=“1”時，F(xiàn)=B+B。在B信號的下降沿 ，由于B滯后于B，使F=“0”，產(chǎn)生競爭冒險。 增加冗余項AC，使： F=AB+BC=AB+BC+AC 當(dāng)A=“1”且C=“1”時，F(xiàn)=B+B+1=“1”，消除競爭冒險。,2.5常用中規(guī)模組合邏輯標(biāo)準(zhǔn)構(gòu)件,2.5.2 集成電路規(guī)模的劃分 小規(guī)模集成電路SSI 器件集成。 中規(guī)模集成電路MSI 構(gòu)件集成。如數(shù)據(jù)選擇器、譯碼器、編碼器等。 大規(guī)模集成電路LSI子系統(tǒng)集成，定時器等。 超大規(guī)模集成電路VLSI系統(tǒng)集成。 單片機、中央處理器（CPU）等。,2.5.2數(shù)據(jù)選擇器多路開關(guān),一、結(jié)構(gòu)：多輸入、單輸出 輸入端：使能控制（選通） 1個 ：ST 路徑選擇控制 n個：An-1A0 數(shù)據(jù)輸入 2n個 ：D2n-1D0 二、功能：當(dāng)使能有效時（被選通），根據(jù)路徑選擇信號從多路數(shù)據(jù)中選擇一路給輸出。 A1A0 應(yīng)用： D0 0 0 1、數(shù)據(jù)選擇 D1 0 1 2、函數(shù)發(fā)生器 D2 1 0 Y 3、并行數(shù)據(jù)轉(zhuǎn)換成 D3 1 1 串行數(shù)據(jù) 74153 雙四選一MUX 74151 八選一MUX,三、數(shù)據(jù)選擇器應(yīng)用 1、信號選擇控制 2、改變信號傳輸發(fā)式 多路并行數(shù)據(jù)分時順序輸出,轉(zhuǎn)換成串行數(shù)據(jù)。 數(shù)字信號的傳輸方式： 并行方式-一個信息（byte or word）的n位數(shù)符同時傳輸，傳輸速率較高。需要n條信號線和一條公共接地線。 串行方式-一個信息的n位數(shù)符以統(tǒng)一的時鐘周期按位序依次傳輸，傳輸速率較低。只要一條信號線和一條公共接地線?？梢圆捎靡莆粫r鐘脈沖或依約定的速率傳輸,3、實現(xiàn)單輸出組合邏輯函數(shù)（函數(shù)發(fā)生器）。方法： 當(dāng)使能有效(ST=“0”)，函數(shù)變量從選擇控制端輸入，輸出可寫成函數(shù)變量最小項和對應(yīng)數(shù)據(jù)輸入相與的或項。 （1）寫函數(shù)的最小項表達式。 （2）數(shù)據(jù)選擇器的使能接有效電平。 （3）根據(jù)數(shù)據(jù)選擇器的控制輸入端數(shù)選擇函數(shù)的變量數(shù)，并按最小項編號的位序從控制端輸入 （4) 比較函數(shù)的最小項表達式和數(shù)據(jù)選擇器的輸出表達式，確定各Di的值。,2.5.3數(shù)據(jù)分配器,結(jié)構(gòu)：單數(shù)據(jù)輸入、多輸出 輸入端：使能控制（選通）1個ST，選擇控制n（An-1A0），數(shù)據(jù)輸入 1個D，輸出端： 2n個Y0Y2n-1 功能：當(dāng)使能有效時（被選通），根據(jù)選擇控制信號將數(shù)據(jù)分配給多路輸出中的一路。 A1 A0 0 0 Y0 D 0 1 Y1 1 0 Y2 1 1 Y3 例15.利用數(shù)據(jù)選擇器和數(shù)據(jù)分配器實現(xiàn)4路數(shù)據(jù)傳輸電路 解: 4/1數(shù)據(jù)選擇器74153輸出連1 / 4分配器74155數(shù)據(jù)輸入,2.5.4譯碼器,一、多一譯碼器 1、結(jié)構(gòu)：多輸入、多輸出 輸入：使能控制（選通）若干個，n位二進制碼A0-An-1， 輸出開關(guān)量信號： Y0-Ym-1 （m=2n） 2、功能：當(dāng)使能有效時（被選通），端口下標(biāo)與輸入的二進制碼值相同的輸出端為有效電平，指示了當(dāng)前輸入碼，其他端口輸出無效電平。 一組輸入碼只能使唯一的一個輸出有效（電平與其他輸出端不同）。 3、輸出表達式：Yi （ An -1 -A0） =mi （使能控制有效時） 每個輸出信號對應(yīng)了輸入碼構(gòu)成的最小項的反函數(shù)。 4、基本型號：74139（雙2：4線譯碼器） 2位碼輸入，4個開關(guān)量輸出，一個低電平有效的使能G 74138（3:8線譯碼器） 3位碼輸入，8個開關(guān)量輸出，三個使能控制：EN=G1G2AG2B；,74154（4：16線譯碼器） 4位碼輸入，16個開關(guān)量輸出，兩個使能G1G2同時為低電平有效。 74145（4：1線譯碼器） 4位BCD碼輸入，10個指示十進制數(shù)符的開關(guān)量輸出。 5、譯碼器的應(yīng)用 （1）地址譯碼將輸入的地址碼譯成開關(guān)信號控制其他器件的使能CS（Chip Select） （2）實現(xiàn)用最小項表達式表示的組合邏輯函數(shù)，函數(shù)變量數(shù)與多一譯碼器的輸入碼位數(shù)相同。 用譯碼器實現(xiàn)組合邏輯函數(shù)的方法： （1）寫函數(shù)各輸出的最小項表達式，并應(yīng)用摩根定理轉(zhuǎn)換成最小項的“與非”形式。 （2）譯碼器的使能接有效電平。 （3）函數(shù)變量按最小項編號的位序從地址碼端輸入。 （4) 采用與非門將譯碼器輸出下標(biāo)號與函數(shù)表達式中最小項編號相同的端口綜合構(gòu)成函數(shù)的輸出端。n輸出的函數(shù)需要n個與非門。,二、代碼轉(zhuǎn)換器 輸入、輸出都是二進制碼，但編碼形式不同。,BCD碼/七段顯示譯碼/驅(qū)動器 輸入：一位BCD碼（A3、A2、A1、A0）； 三個控制信號LT、BI、RBI 均為低電平有效，控制優(yōu)先級為： BI：滅燈； LT：試燈； RBI：滅零。 輸出：七個開關(guān)量信號（Ya、Yb、Yc、Yd、Ye、Yf） 控制七段顯示器的七個發(fā)光二極管顯示與輸入BCD碼 對應(yīng)的十進制數(shù)符。 7447：驅(qū)動共陽顯示器LG5011BSR，輸出低電平有效 共陽公共端高電平驅(qū)動、段信號低電平驅(qū)動 7448：驅(qū)動共陰顯示器BS201A ，輸出高電平有效 共陰公共端低電平驅(qū)動、段信號高電平驅(qū)動,2.5.5編碼器 輸入開關(guān)量，輸出是與有效輸入下標(biāo)對應(yīng)的的二進制碼,一、BCD碼編碼器 輸入9個低電平有效的開關(guān)量I1I9，分別對應(yīng)表示十進制數(shù)符“1”“9”； 輸出一位BCD碼D、C、B、A。 一組輸出碼只能表示的一個有效輸入（電平與其他輸出端不同），所以 任何時刻只能有唯一一個輸入有效。 當(dāng)多個輸入同時有效時，輸出碼錯誤。當(dāng)所有輸入無效時，輸出“0”的BCD碼0000。 二、優(yōu)先編碼器 按輸入開關(guān)量的標(biāo)注大小規(guī)定其優(yōu)先級別，允許多個輸入同時有效，輸出碼與有效輸入中級別最高的開關(guān)量對應(yīng)。,8/3線優(yōu)先編碼器（74148）,端口： 輸入：1個低電平有效的使能控制ST 8個低電平有效的開關(guān)量I0-I7 ，優(yōu)先級依序為7-0 輸出：三位反碼編碼輸出 Y2-Y0 一個低電平有效的狀態(tài)輸出Yex， 一個低電平有效的擴展輸出Ys， 功能： 當(dāng)使能有效時（ST=0），輸出二進制碼為當(dāng)前有效輸 入端口下標(biāo)的二進制碼各位取反； 當(dāng)使能有效且有有效輸入（ I0-I7中有0）時，Yex為0； 當(dāng)使能有效但沒有有效輸入（ I0-I7都為1）時，Ys為0，所以Ys可以向低優(yōu)先級的編碼器傳遞使能控制權(quán)。,題18、用一片74148和與非門設(shè)計8421BCD碼優(yōu)先編碼器,10個輸入：I9-I0，低電平有效，優(yōu)先級別按位序大小排 列，I9的級別最高； 4個輸出：A3-A0，一位BCD碼。 設(shè)計思路 1、74148輸入I7-I0；I8、I9控制其使能ST。 2、當(dāng)I9或I8有效()時， 8421BCD 碼的最高位碼A3為1；此時, 74148的使能無效(ST =1)，其輸出碼Y2-Y0為全1。BCD碼的低兩位A2、A1為0，最低位A0取決于輸入（I9有效時為1、I8有效時為0） 3、當(dāng)I9和I8都無效(1)時， 8421BCD 碼的最高位碼A3為0， 74148的使能(ST=0)有效， 其輸出碼Y2-Y0為低3位碼A2、A1、A0的反碼。 4、利用I8、I9產(chǎn)生最高位輸出碼A3，利用I8、I9和74148的Yex產(chǎn)生總的有效輸出碼狀態(tài)標(biāo)志，利用I9和Y0產(chǎn)生A0，利用Y2、Y1產(chǎn)生A1、A0。,.數(shù)據(jù)比較器,功能：采用邏輯運算關(guān)系比較兩個二進制數(shù)A、B的大小，輸出表示比較結(jié)果的（AB）、（AB)=AB；(Ab)、(aB）= （ab) 、（AB）= (ab) 、（A=B）= (a=b) 高電平有效,四、集成數(shù)字比較器的位數(shù)擴展,2.5.7 加法器,功能：采用邏輯運算關(guān)系實現(xiàn)兩個n位二進制數(shù)A（An-1A0）、B（Bn-1B0）的加法運算，輸出加運算的和S（Sn-1S0） 及最高位的進位Cn-1。 一、全加器 功能：實現(xiàn)三個一位二進制數(shù)的加運算。 輸入：兩個二進制加數(shù)A、B及低位的進位輸入Ci 輸出：A加B的和S和進位輸出Co 全加器的邏輯函數(shù)關(guān)系：,二、多位加法器 對輸入的兩個n位二進制數(shù)A和B進行加法運算，輸出n位二進制和S及進位Co。,1、串行進位加法器 由n個全加器對兩個加數(shù)的各位分別進行運算，低位全加器的進位輸出Co接相鄰高位全加器的進位輸入Ci。各位加法器只對本位的輸入進行運算，高位的進位輸入必須等待低位運算結(jié)束后逐級傳輸，所以運算速度受位數(shù)影響。,二、超前進位四位集成并行加法器74LS283 輸入：兩組四位的二進制數(shù)A4A1和B4B1以及最低位進位輸入C0 輸出：A加B加C0的四位和S4S1及最高位進位輸出C4。 超前進位：各進位輸出直接由所有低位的輸入求得。 運算對象的位數(shù)增加不影響運算速度但影響電路的復(fù)雜程度。,S1=A1B1C0 ；C1=A1B1+(A1B1)C0=G1+P1C0 S2=A2B2C1 ；C2=A2B2+(A2B2)C1=G2+P2C1=G2+P2G1+P2P1C0 S3=A3B3C2 ； C3=A3B3+(A3B3)C2 =G3+P3C2=G3+P3G2+P3P2P1G1+P3P2P1C0 S4=A4B4C3 ； C4=A4B4+(A4B4)C3 =G4+P4C3=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 其中：Gi=AiBi ；Pi=AiBi+AiBi=AiBi（Ai+Bi）,三、用加補碼方式實現(xiàn)二進制減法運算,1、n位二進制碼Y的反碼Y反：Y的各位取反（0變?yōu)?、1變?yōu)?）。Y加Y反等于全1（n個1），碼值為2n-1 。 Y+ Y反= 2n-1 。（例：1010+0101=1111） 2、二進制碼Y的補碼Y補：Y的反碼加1。Y加Y補等于2n。 Y+ Y補= Y+ Y反+1 = 2n； 所以：Y補= 2n- Y 。 3、當(dāng)不考慮進位溢出時，n位二進制數(shù)D加2n的n位和值為原數(shù)D。 （例：1010+10000=11010） 4、當(dāng)被減數(shù)大于減數(shù)時，加減數(shù)的補碼舍去進位2n得差D X+ Y補=X+2n-Y=2n+X-Y=2n+D （例：求1010減0110的差 。(0110)補=1010 1010+1010=10100 舍去最高位的進位 取4位和為差0100) 5、采用集成四位加法器實現(xiàn)4位二進制減法運算X-Y，其中XY。 被減數(shù)X從A3A0端輸入，減數(shù)Y的各位經(jīng)反相后從B3B0端輸入，加法器的最低位進位C0輸入1，實現(xiàn)X + Y反+1 = X+ Y補,習(xí)題22的解題思路： 由于十進制加法為“逢十進一”，而74LS283為四位二進制加法器，相加的結(jié)果為“逢十六（24）進一”，所以必須再增加一片加法器對8421BCD碼的相加和輸出S進行修正。當(dāng)S為偽碼時，加6（0110）調(diào)整產(chǎn)生向高位的進位信號。所以，修正輸入根據(jù)S的4位碼值確定。,2.5.8集成9位奇偶標(biāo)志產(chǎn)生/校驗器74LS280 對輸入的9位二進制信號I0I8中為1的信號數(shù)進行奇、偶性判斷。輸出兩個開關(guān)量Fod （奇）和Fev標(biāo)志判斷結(jié)果。,Fod = 1：輸入信號中有奇數(shù)個1。 Fod = I0I1 I2I3 I4I5 I6I7 I8； Fev = 1：輸入信號中有偶數(shù)個1；Fev = Fod 奇偶校驗器的應(yīng)用： 信號傳輸時，發(fā)送方系統(tǒng)將表示信號奇、偶性的監(jiān)督碼元與信號同時傳輸，接收方按約定的校驗方式檢查所接收的信號。 奇校驗：傳輸信號（包括監(jiān)督碼元與原始信號）中1的個數(shù)為奇。 圖2.28: 由于發(fā)送方奇偶校驗器的輸入I8=1，當(dāng)信號輸入(I0I7)中1的個數(shù)為奇時Fod = 0；當(dāng)信號中1的個數(shù)為偶時Fod = 1，所以發(fā)送的信號與監(jiān)督碼元Fod 中1的個數(shù)總為奇。 接收方對接收到的信號和監(jiān)督碼元再次校驗，當(dāng)Fev = 1時，表示接收到的8位信號與監(jiān)督碼元中1的個數(shù)為偶，必定有一位信號出錯。,第三章 時序邏輯電路,時序電路的特點： 電路的輸出不僅與當(dāng)時的輸入有關(guān)，而且與電路原來的輸出狀態(tài)（輸入控制歷程）有關(guān)。 時序電路的結(jié)構(gòu)： 含有能夠記憶狀態(tài)Q（輸入控制歷程）的元件雙穩(wěn)態(tài)觸發(fā)器，電路中有反饋路徑（輸出端連到輸入端）。 時序邏輯函數(shù)的狀態(tài)方程式： 電路當(dāng)前的狀態(tài)同時受輸入X和電路原來的狀態(tài)控制。 Q n+1=f（X，Qn） 次態(tài)Qn+1控制條件變化后觸發(fā)器的新狀態(tài)； 現(xiàn)態(tài)Qn控制條件變化前觸發(fā)器原來的狀態(tài)。,3.1雙穩(wěn)態(tài)觸發(fā)器 雙穩(wěn)態(tài)觸發(fā)器是時序邏輯電路的基本元件。 功能：可以記憶一位二值信號“1”和“0”。 3.1.1雙穩(wěn)態(tài)觸發(fā)器的基本特性： 1、具有兩個互補的輸出端：Q、Q，輸出信號總是相反。 2、具有兩個穩(wěn)定的工作狀態(tài)： 復(fù)位狀態(tài)（Q=“0”）和置位狀態(tài)（Q=“1”），輸入無效時狀態(tài)不變。 3、控制輸入有效時，觸發(fā)器的新狀態(tài)可以是： 置位（Qn+1=“1”）、復(fù)位（Qn+1=“0”），保持（與原來的狀態(tài)相同Qn+1= Qn）、翻轉(zhuǎn)（與原來的狀態(tài)相反Qn+1= Qn）。 4、雙穩(wěn)態(tài)觸發(fā)器的觸發(fā)方式（觸發(fā)器狀態(tài)變化時間的控制條件） ： 直接觸發(fā)：沒有觸發(fā)控制約束，激勵變化時觸發(fā)器狀態(tài)立即變化。 電平觸發(fā)：觸發(fā)控制為開關(guān)電平信號C，C為有效電平時，觸發(fā)器狀態(tài)根據(jù)激勵信號改變。 邊沿觸發(fā)：觸發(fā)控制為時鐘脈沖信號CP（Clock Pulse），觸發(fā)器狀態(tài)只在CP的有效沿（0-1上升沿或1-0下降沿）瞬間變化。,5、雙穩(wěn)態(tài)觸發(fā)器的激勵類型： 根據(jù)激勵輸入信號的名稱定義： RS、D、JK、T和T。 6、雙穩(wěn)態(tài)觸發(fā)器的電路結(jié)構(gòu)： 基本、同步、主從、維持阻塞等。 7、雙穩(wěn)態(tài)觸發(fā)器功能的描述方法： 特征方程（次態(tài)方程、狀態(tài)方程）： 當(dāng)觸發(fā)條件滿足時，觸發(fā)器的次態(tài)與輸入及現(xiàn)態(tài)的關(guān)系。 Qn+1=f（x、Qn）。 功能特性表和次態(tài)卡諾圖： 輸入、現(xiàn)態(tài)（函數(shù)變量）與次態(tài)、輸出（函數(shù)值）的關(guān)系。 時序波形圖： 輸入與輸出數(shù)字信號的時序?qū)?yīng)關(guān)系圖。 狀態(tài)轉(zhuǎn)換圖： 狀態(tài)轉(zhuǎn)換圖是以拓撲圖形式描述時序電路的轉(zhuǎn)換關(guān)系。 (1) 電路的每個狀態(tài)用一個圈表示，圈中填入狀態(tài)符Si或狀態(tài)碼值， (2)圈外用箭頭表示狀態(tài)轉(zhuǎn)換關(guān)系，箭頭從某現(xiàn)態(tài)指向其次態(tài)， (3)箭頭旁標(biāo)出控制該狀態(tài)轉(zhuǎn)換的控制條件X和輸出Z， 用斜杠區(qū)分：控制輸入標(biāo)在斜杠上、輸出標(biāo)在斜杠下。 如果輸出Z僅受狀態(tài)控制，一般標(biāo)在圈內(nèi)，也用斜杠區(qū)別于狀態(tài)。,3.1.1RS觸發(fā)器,RS觸發(fā)器具有兩個開關(guān)量的激勵輸入端R、S： R的有效電平使觸發(fā)器復(fù)位（Reset），Q=“0”； S的有效電平使觸發(fā)器置位（Set），Q=“1”。 一、與非門構(gòu)成的基本RS觸發(fā)器（R、S低電平有效） 當(dāng)R或S有效時觸發(fā)器立即復(fù)位或置位，兩者不能同時有效。 二、由 電平C控制的鐘控RS觸發(fā)器（R、S高電平有效） 1）當(dāng)C=0時， 基本RS觸發(fā)器的輸入始終為“1” （與激勵輸入R、S無關(guān)） ，所以狀態(tài)不能改變。 2）當(dāng)C=1時，允許激勵輸入R、S控制觸發(fā)器狀態(tài)改變。 三、由CP 邊沿控制的主從RS觸發(fā)器（R、S高電平有效） 1）當(dāng)C=1時， 主RS觸發(fā)器狀態(tài)根據(jù)的激勵輸入改變，但從觸發(fā)器控制無效所以狀態(tài)不變； 2）當(dāng)CP=0時，從RS觸發(fā)器狀態(tài)改變，但主觸發(fā)器控制無效，狀態(tài)不受激勵輸入R、S影響。 所以，主從觸發(fā)器的輸出狀態(tài)只能在CP 的有效沿瞬間變化。,3.1.3鐘控D觸發(fā)器,D觸發(fā)器只有一個激勵輸入D， 當(dāng)觸發(fā)有效時，觸發(fā)器狀態(tài)與D相同，沒有約束條件。 一般有集成鐘控D觸發(fā)器、主從D觸發(fā)器和邊沿D觸發(fā)器。 特征方程:Qn+1=D 3.1.4主從JK觸發(fā)器(CP下降沿觸發(fā)） JK觸發(fā)器有兩個編碼量的激勵輸入J、K，當(dāng)觸發(fā)有效時，可以控制觸發(fā)器狀態(tài)分別為 置位（Qn+1=“1”）、復(fù)位（Qn+1=“0”），保持（Qn+1= Qn）、翻轉(zhuǎn)（Qn+1= Qn）。 一般有集成主從JK觸發(fā)器和邊沿JK 觸發(fā)器。主從JK觸發(fā)器存在一次變化現(xiàn)象（主觸發(fā)器狀態(tài)在CP=1期間只能變化一次）。 集成觸發(fā)器的強制復(fù)位、置位端RD、SD： 不受觸發(fā)信號CP控制，立即影響觸發(fā)器的狀態(tài)，用于觸發(fā)器的初始狀態(tài)設(shè)置，一般為低電平有效。當(dāng)觸發(fā)器受觸發(fā)信號CP同步控制時，強制控制輸入RD、SD必須為無效電平1。,結(jié)論： 當(dāng)Qn為“0”時，在CP=“1”期間， 只要J出現(xiàn)過“1”， Qn+1就為“1” 當(dāng)Qn為“1”時，在CP=“1”期間，只要K出現(xiàn)過“1”，Qn+1就為“0”,主從觸發(fā)器的一次變化現(xiàn)象,31 5 邊沿觸發(fā)器 觸發(fā)器的次態(tài)僅在時鐘脈沖有效邊沿時產(chǎn)生，由CP有效邊沿前瞬間的激勵信號控制。 1、負邊沿JK觸發(fā)器 利用邏輯門的傳輸時間差實現(xiàn)脈沖邊沿觸發(fā)。觸發(fā)器的狀態(tài)變化只發(fā)生在CP的下降沿時刻，狀態(tài)值只受CP下降沿時刻前瞬間激勵信號J、K的控制，不存在一次變化現(xiàn)象（邏輯符號與主從JK觸發(fā)器相同）。Qn+1 =JQn +KQn 2、正邊沿D觸發(fā)器（維持-阻塞型） 利用內(nèi)部電路的反饋作用實現(xiàn)邊沿觸發(fā)特性。 觸發(fā)器的狀態(tài)變化只發(fā)生在CP的上升沿時刻，觸發(fā)后的狀態(tài)等于CP上升沿時刻前瞬間激勵信號D的信號。Qn+1 = D,1、當(dāng)CP=“0”時，兩個與或非門類似兩個與非門，構(gòu)成了低電平有效的基本RS觸發(fā)器，但R=S=“1”，激勵無效，觸發(fā)器的輸出狀態(tài)保持不變。 2、當(dāng)CP=“1”時，觸發(fā)器自鎖，也沒有次態(tài)產(chǎn)生。但激勵輸入J、K可以通過與非門的導(dǎo)引影響S、R的電平。 3、當(dāng)CP從“1”下降到“0”瞬間，由于與非門的傳輸時間延遲，激勵輸入S、R仍暫時保持時鐘下降沿前的狀態(tài)，具有JK觸發(fā)器的激勵特性。,1、負邊沿JK觸發(fā)器工作原理,2、維持-阻塞正邊沿D觸發(fā)器工作原理,3.1.6 T觸發(fā)器,一個激勵輸入T，特征方程：Qn+1=TQn+TQn 若T=0，觸發(fā)時狀態(tài)不變；若T=1，觸發(fā)時狀態(tài)翻轉(zhuǎn)。 當(dāng)JK觸發(fā)器的兩個激勵輸入相同時，具有T觸發(fā)器的特性。 T（計數(shù)型）觸發(fā)器 沒有激勵輸入，觸發(fā)時鐘有效時狀態(tài)總是翻轉(zhuǎn)，類似用一位二進制碼累計時鐘脈沖的個數(shù)。 特征方程： Qn+1=Qn 當(dāng)激勵J=K=1 時，JK觸發(fā)器具有計數(shù)特性。 當(dāng)激勵D=Q 時，D觸發(fā)器具有計數(shù)特性。 當(dāng)激勵T=1 時，T觸發(fā)器具有計數(shù)特性。 計數(shù)型觸發(fā)器的狀態(tài)輸出信號周期是時鐘信號周期的一倍。 具有二分頻功能。,觸發(fā)器的次態(tài)方程及時序波形圖分析,1、根據(jù)電路圖中各觸發(fā)器的激勵連接關(guān)系列激勵（R、S、J、K、D、T）的組合邏輯方程； 2、將激勵方程代入該觸發(fā)器的特征方程得其次態(tài)方程； 3、將觸發(fā)條件滿足時（CP脈沖 的有效邊沿）的激勵信號和現(xiàn)態(tài)Qn（CP 有效沿前的Q）代入次態(tài)方程確定其次態(tài)Qn+1。,例： D 觸發(fā)器的激勵 D=Q，次態(tài)方程 為：Qn+1=Qn 呈計數(shù)特性，在CP 上升沿時狀態(tài)翻轉(zhuǎn)； JK觸發(fā)器的JK相連 呈T觸發(fā)器特性，T 由D觸發(fā)器輸出Q0 控制，CP下降沿時 Q0=0，Q1保持； Q0=1，Q1翻轉(zhuǎn)。,例：單脈沖產(chǎn)生電路。 將脈沖寬度（高 電平1的時間）大 于時鐘周期的輸 入M信號轉(zhuǎn)換成 脈沖寬度恒定為 一個CP周期的輸 出信號Y。,3.2鎖存器、寄存器和移位寄存器,基本概念： 一、1個觸發(fā)器可以記憶1位二進制數(shù)，由同一個寫使能信號共同控制的n個觸發(fā)器一次可記憶n位二進制數(shù)（一般n=4或8），根據(jù)觸發(fā)方式不同稱為鎖存器或寄存器。 二、鎖存器由鐘控觸發(fā)器構(gòu)成，寄存器由邊沿觸發(fā)器構(gòu)成。 三、三態(tài)門由使能信號E控制的電子開關(guān)，可輸出低電平、高電平、高阻三種狀態(tài)。 當(dāng)E為有效電平時，電子開關(guān)接通，輸出與輸入相同或相反，為低電平或高電平（ 0或1 ）； 當(dāng)E為無效電平時，電子開關(guān)斷開，輸出為高阻狀態(tài)。,一、鎖存器由多個鐘控觸發(fā)器構(gòu)成，適用于數(shù)據(jù)信號滯后于寫使能信號有效的場合。 寫使能信號G 為電平信號，當(dāng)使能G有效時，輸入端的數(shù)據(jù)Di被寫入相應(yīng)位的觸發(fā)器，Qi=Di；當(dāng)使能G 為無效電平時，觸發(fā)器數(shù)據(jù)被鎖存，Qi保持原來的狀態(tài)，與輸入端的數(shù)據(jù)Di無關(guān)。 集成三態(tài)輸出8位鎖存器74LS373： 寫使能高電平有效，輸出使能E低電平有效。,二、寄存器由多個邊沿觸發(fā)器構(gòu)成，適用于數(shù)據(jù)信號超前于寫使能信號有效的場合。 寫使能信號CP為脈沖信號，當(dāng)使能CP為有效邊沿時，輸入端的數(shù)據(jù)Di被寫入相應(yīng)位的觸發(fā)器，Qi=Di；否則，觸發(fā)器輸出Qi保持原來的狀態(tài)，與輸入端的數(shù)據(jù)Di無關(guān)。 集成三態(tài)輸出8位寄存器74LS374： 寫脈沖CP上升沿有效，輸出使能E低電平有效。,集成8位鎖存器74LS373和集成8位寄存器74LS374的邏輯符號,三、移位寄存器由多位邊沿D觸發(fā)器組成，激勵輸入端按位序i順序串接。,寄存器內(nèi)的數(shù)據(jù)可以向高位移動（左移）或向低位移動（右移），每個時鐘脈沖CP使數(shù)據(jù)移動一位。 1、左移時串行數(shù)據(jù)從SL（最低位寄存器輸入端D0）逐位移入，其他各位的次態(tài)為相鄰低位的現(xiàn)態(tài)。 各觸發(fā)器次態(tài)方程：Qin + 1=Qni-1 ；Q0n + 1= SL 激勵關(guān)系：各觸發(fā)器激勵D i接相鄰低位輸出Qi-1 各觸發(fā)器激勵方程：D i=Qi-1 ； D0= SL 思考：能否用鐘控D觸發(fā)器構(gòu)成移位鎖存器？,2、右移時串行數(shù)據(jù)由SR（最高位寄存器輸入端Dm ）逐位移入， 其他各位的次態(tài)為相鄰高位的現(xiàn)態(tài)。 各觸發(fā)器次態(tài)方程：Qin+1=Qni+1 ；Qmn + 1= SR 激勵關(guān)系：各觸發(fā)器激勵D i接相鄰高位輸出Qi+1 各觸發(fā)器激勵方程：D i=Qi+1 ； Dm= SR 右移時相當(dāng)于數(shù)據(jù)除“2”，R=R/2,3、雙向移位寄存器,由功能選擇信號S控制移位寄存器實現(xiàn)左移或向右移 各觸發(fā)器的激勵輸入Di由“與或門”控制。 例：當(dāng)S=0右移；S=1移左；則：Di=SQi+1+SQi-1,四、8位通用集成移位寄存器74LS299的邏輯符號,1、并行數(shù)據(jù)端A/QA/H/QH為輸入、輸出雙向口， A/QA為高位， H/QH為低位。 2、兩個低電平有效的輸出使能控制/G1、/G2。 兩者為全“0”時，端口為輸出方式；有一個為“1”，端口為并行置數(shù)數(shù)據(jù)輸入端 3、清除信號有效（0）時，全部輸出清零。 4、移位脈沖CP上升沿有效。 5、當(dāng)清除信號無效（1）時，在時鐘脈沖CP作用下，兩位控制信號S0、S1實現(xiàn)四種控制功能： 保持（S1=0、S0=0）、 左移（S1=0、S0=1） 、 右移（S1=1、S0= 0 ） 、并行置數(shù)（S1=1、S0=1）。,74LS299的數(shù)據(jù)輸入、輸出方式：,1、并行（AH）輸入、并行（QAQH）輸出； 2、并行（AH）輸入，串行（左移從QA或右移從QH）輸出； 3、串行（左移從SL或右移從SR ）輸入、 并行（QAQH）輸出； 4、串行輸入、串行輸出； （左移從SL 輸入、從QA輸出或右移從SR輸入從QH輸出）。 通用移位寄存器的應(yīng)用： 1、數(shù)據(jù)傳輸方式的轉(zhuǎn)換，并入串出、串入并出； 2、計算機系統(tǒng)中的乘、除運算部件； 3、構(gòu)成環(huán)形計數(shù)器，實現(xiàn)脈沖分配。,第7、第8題解題參考思路：,7（3）：可將RS觸發(fā)器改接成D 觸發(fā)器，使觸發(fā)器的次態(tài)方程為：Qin+1=Di 。 8、由題意可知：串行數(shù)據(jù)先低位后高位逐位輸入74LS299，在8位數(shù)據(jù)全部移入74LS299后并行輸出。所以要解決的問題是如何在8個CP脈沖作用后產(chǎn)生 74LS299的輸出使能的有效信號。 可考慮采用題中所給的D觸發(fā)器與移位寄存器串聯(lián)，構(gòu)成9位移位寄存器，并以D觸發(fā)器的輸出控制上述使能。在轉(zhuǎn)換開始前對移位寄存器置數(shù)，使其最后移出的位的初值與其他位不同。轉(zhuǎn)換過程中，D觸發(fā)器輸出無效；當(dāng)8 個CP后，該位移入D觸發(fā)器使使能控制有效。由于74LS299是雙向數(shù)據(jù)端口，所以置數(shù)值可通過74LS373的三態(tài)輸出預(yù)置，以免置數(shù)值影響輸出值。,3.3 計數(shù)器-,功能：累計時鐘脈沖的個數(shù)、分頻、定時、產(chǎn)生節(jié)拍脈沖 特點：狀態(tài)碼隨CP周期性循環(huán)，循環(huán)個數(shù)稱為 “?！盡 。 分類： 1、按計數(shù)器按計數(shù)體制 若n個觸發(fā)器構(gòu)成的計數(shù)器具有模M=2n 、且狀態(tài)碼變化有自然二進制數(shù)序的特點，就稱為n位二進制計數(shù)器；若模M2n 、或狀態(tài)碼變化不符合二進制數(shù)序特點稱M（模）進制計數(shù)器，最常用的是“模”為10的十進制計數(shù)器。 2、按狀態(tài)碼值的增減趨勢分 計數(shù)器狀態(tài)碼變化有數(shù)序特點、且呈遞增趨勢變化的稱加計數(shù)器；呈遞減趨勢變化的稱減計數(shù)器；在信號控制下既可遞增也可遞減計數(shù)的稱可逆計數(shù)器。 3、按計數(shù)脈沖引入方式分 計數(shù)脈沖直接控制計數(shù)器電路中所有觸發(fā)器的時鐘觸發(fā)端CP，稱同步計數(shù)器；否則就稱異步計數(shù)器。,時序邏輯電路的分析: 根據(jù)電路圖分析電路狀態(tài)的轉(zhuǎn)換規(guī)律和輸出的變化規(guī)律，確定電路功能。,分析時序邏輯電路的一般步驟 1、由電路連接關(guān)系寫邏輯函數(shù)式： （1）各觸發(fā)器的時鐘控制方程（同步時序電路可以不列） CPi=f0（CP，Q） （2）電路的輸出方程 Z=f1（X、Q） （3）各觸發(fā)器的輸入驅(qū)動（激勵）方程 Y（J、K、D、T、R、S） =f2（X、Q） 2、將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，得電路的狀態(tài)方程:Qin+1=f3（Y、Qn） 3、根據(jù)狀態(tài)方程和輸出方程列電路的狀態(tài)表，畫出狀態(tài)轉(zhuǎn)換圖或時序波形圖。 4、分析電路功能及自啟動能力（若有無效狀態(tài)存在）。,3.3.1同步計數(shù)器 所有觸發(fā)器由計數(shù)脈沖控制，所以不需列時鐘控制方程,時序邏輯電路的自啟動能力: 1、若n個觸發(fā)器構(gòu)成的計數(shù)器的模M小于2n，則有2n-M個無效狀態(tài)存在。 2、計數(shù)器在正常運行時的狀態(tài)周期性循環(huán)，不可能出現(xiàn)無效狀態(tài)碼。但在電路上電（合上電源）瞬間，計數(shù)器的狀態(tài)是隨機的，可能出現(xiàn)無效狀態(tài)碼。 3、如果計數(shù)器處于無效狀態(tài)時，隨著計數(shù)脈沖輸入能夠轉(zhuǎn)入有效狀態(tài)循環(huán)，則表示計數(shù)器具有自啟動能力，否則電路沒有自啟動能力，將陷于無效狀態(tài)的死循環(huán)。,n位同步二進制計數(shù)器（模M=2n）:,由n個T觸發(fā)器構(gòu)成，最低位觸發(fā)器的激勵端T接1，其他各觸發(fā)器的激勵端T由所有低位觸發(fā)器的輸出Q （加計數(shù)）或反相輸出Q（減計數(shù)）相“與” 后控制。 加計數(shù)器： T0 = “1” ；Ti = Qni -1 .Qn 1Qn 0 減計數(shù)器： T0 = “1” ；Ti = Qni -1 .Qn 1Qn 0 n位環(huán)形計數(shù)器（模M=n）： 由n位移位寄存器構(gòu)成，串行輸出反饋連接串行輸入端。沒有自啟動能力，需要預(yù)置有效狀態(tài)碼后啟動。 n位扭環(huán)形計數(shù)器（模M=2n）： 由n位移位寄存器構(gòu)成，串行反相輸出端連接串行輸入端。沒有自啟動能力，啟動時使其復(fù)位進入有效狀態(tài)“0”。,3.3.2異步計數(shù)器,至少有一個觸發(fā)器的時鐘不是由計數(shù)脈沖控制，而是由其他觸發(fā)器的輸出控制。所以，不是所有的計數(shù)脈沖都能使該觸發(fā)器發(fā)生變化，僅當(dāng)其觸發(fā)條件滿足時才能受其激勵控制，否則狀態(tài)保持不變。 因此，時鐘不受計數(shù)脈沖控制的觸發(fā)器必須列其時鐘控制的邏輯方程，同時其次態(tài)方程為：,3.3.3中規(guī)模集成計數(shù)器,1、 計數(shù)器的模和碼制 集成二進制計數(shù)器有模2（1位）、模8（3位）、模16（4位）、模256（8位）等；非二進制計數(shù)器有模5、模6和模10等。 2、 計數(shù)方式 狀態(tài)隨計數(shù)脈沖輸入按數(shù)序規(guī)律連續(xù)變化，有加計數(shù)、減計數(shù)和可逆計數(shù)三種方式?？赡嬗嫈?shù)可以由電平信號控制（加、減計數(shù)由不同電平的信號控制）或雙脈沖控制（加、減計數(shù)由不同的計數(shù)脈沖控制）。 3、 鐘控方式 計數(shù)脈沖同時控制所有觸發(fā)器時鐘的稱為同步計數(shù)方式，反之，稱異步計數(shù)方式。 4、 觸發(fā)方式 根據(jù)計數(shù)脈沖作用的有效邊沿，分為上升沿觸發(fā)和下降沿觸發(fā)。 5、 使能控制（EN） 集成計數(shù)器可以具有使能控制功能。具有使能控制的計數(shù)器在使能有效時計數(shù)，否則，狀態(tài)保持不變。,6、 復(fù)位方式 （同步或異步） 可以通過清除信號（CD）控制集成計數(shù)器復(fù)位（全部位清零）。清除信號分高電平有效或低電平有效。 若清除信號有效時，計數(shù)器立即復(fù)位的稱異步清除方式； 清除信號與計數(shù)脈沖同時有效時，計數(shù)器才能復(fù)位的稱同步清除方式。 7、預(yù) 置數(shù)方式（同步或異步） 可以通過預(yù)置信號（LD）控制集成計數(shù)器并行預(yù)置初始狀態(tài)。預(yù)置信號分高電平有效或低電平有效。預(yù)置信號有效時，并行數(shù)據(jù)輸入端的狀態(tài)被置入計數(shù)器。 同清除方式類似，置數(shù)功能也分異步方式和同步方式兩種。 8、 進、借位方式- 集成計數(shù)器可以具有進位或借位輸出信號。一般，加計數(shù)器的進位輸出信號CO是在狀態(tài)碼為最大值（如二進制的全1或十進制的1001）時有效，而減計數(shù)器的借位信號BO是在狀態(tài)為“0”時輸出有效。有效電平可以是高電平或低電平。進、借位也可以共用一個信號RCO表示。,一、中規(guī)模同步加計數(shù)器74LS163,1、4位二進制加計數(shù)器（模16），QA為最低位、QD為最高位； 2、計數(shù)脈沖CP上升沿有效。 3、同步清除，低電平有效，優(yōu)先級別最高。當(dāng)CD 為0且CP上升沿時，計數(shù)器輸出QD QC QBQA 全為0。 4、同步預(yù)置， 低電平有效，優(yōu)先級別其次。當(dāng)CD無效、LD=0且CP上升沿時，計數(shù)器輸出QD QC QBQA 分別為并行數(shù)據(jù)輸入端D、C、B、A 的值。 5、兩個高電平有效的使能控制P、T，當(dāng)CD、LD無效且P、T同時為1時，計數(shù)器允許加計數(shù)；若P、T中有一個為0，即使計數(shù)脈沖輸入，計數(shù)器輸出QD QC QBQA的狀態(tài)仍保持不變。 6、進位輸出CO高電平有效，當(dāng)QD QC QBQA為全1且T=1時，CO=1，即 CO= QD QC QBQA T。,二、中規(guī)模異步二五十進制計數(shù)器74LS90,1、兩個獨立的計數(shù)器，計數(shù)脈沖CP下降沿有效： 1個二進制計數(shù)器（模2），CP1輸入計數(shù)脈沖、QA輸出； 1個異步五進制加計數(shù)器，CP2輸入計數(shù)脈沖，QD為最高位， QB為最低位；狀態(tài)碼000100。 2、異步清除，高電平有效。當(dāng)R01、R02同時為1時，兩個計數(shù)器立即復(fù)位，輸出QD QC QBQA 全為0。 3、異步置9， 高電平有效。當(dāng)R91、R92同時為1時，五進制計數(shù)器置4（QD = 1， QC = QB = 0 ），二進制計數(shù)器置位（QA = 1），呈8421BCD碼1001（9）。,三、中規(guī)模集成計數(shù)器級聯(lián)增加狀態(tài)循環(huán)數(shù)M,計數(shù)器的級聯(lián)低位序計數(shù)器輸出控制高位序計數(shù)器改變狀態(tài)。低位序計數(shù)器每循環(huán)一個周期后使高位序計數(shù)器加一或減一。所以級聯(lián)后的計數(shù)器總的模值為各計數(shù)器模值的乘積。 級聯(lián)方式： 1、同步方式所有集成計數(shù)器的CP端并接，同步工作。低位計數(shù)器控制高位計數(shù)器的使能。最低位序計數(shù)器的使能始終有效。注意信號邏輯的匹配。 工作原理： 僅在低位序計數(shù)器復(fù)位（產(chǎn)生進位/借位信號）時，使高位序計數(shù)器使能有效，高位計數(shù)器加一或減一。 同步級聯(lián)計數(shù)器的計數(shù)頻率可以較高，但沒有計數(shù)使能控制端的集成計數(shù)器無法采用同步級聯(lián)方式。,2、異步級聯(lián)方式,所有計數(shù)器的使能同時有效（或沒有使能控制），輸入時鐘脈沖只控制最低位序的計數(shù)器，其它計數(shù)器的時鐘由其相鄰低位計數(shù)器的進位/借位輸出（或最高位狀態(tài)輸出）控制。 工作原理：當(dāng)?shù)臀挥嫈?shù)器復(fù)位時，高位計數(shù)器才得到有效時鐘脈沖，狀態(tài)碼加一或減一。必須考慮計數(shù)器的觸發(fā)方式。 異步級聯(lián)方式適用于所有類型的集成計數(shù)器，但計數(shù)頻率受器件延遲時間和計數(shù)器位數(shù)增加的限制。,例：74LS90異步級聯(lián)成8421BCD碼異步計數(shù)器：,低位是二進制計數(shù)器，高位是五進制計數(shù)器，二進制計數(shù)器輸出從1變?yōu)?時使五進制計數(shù)器加1，總的狀態(tài)循環(huán)數(shù)為10（模10） 最高位輸出Q3的信號周期為CP信號周期的10倍，所以頻率為CP信號頻率的十分之一（10分頻）。占空比為20%（兩個1，8個0）,例：74LS90異步級聯(lián)成5421BCD碼異步計數(shù)器：,計數(shù)脈沖控制五進制計數(shù)器，五進制計數(shù)器的最高位輸出作為二進制計數(shù)器的計數(shù)脈沖。 特點：最高位輸出信號的占空比為50%（一半周期為低電平0，一半周期為高電平1）,四、用中規(guī)模集成計數(shù)器構(gòu)成任意進制計數(shù)器,一、采用反饋清除、反饋置數(shù)法減少計數(shù)器的模 1、反饋復(fù)位法 利用計數(shù)器的復(fù)位控制功能，使模N計數(shù)器的有效狀態(tài)為“0”-“M-1”，構(gòu)成模M（MN）的計數(shù)器。 異步復(fù)位功能的計數(shù)器利用無效狀態(tài)碼M產(chǎn)生復(fù)位信號CD，狀態(tài)M轉(zhuǎn)瞬即逝。 同步復(fù)位功能的計數(shù)器利用有效狀態(tài)碼M-1產(chǎn)生復(fù)位信號控制CD。,2、反饋預(yù)置數(shù)法,（1）利用進位信號CO（狀態(tài)碼為N-1時）控制加計數(shù)器預(yù)置數(shù)，使模N的計數(shù)器的狀態(tài)循環(huán)數(shù)為M（MN) 。 異步預(yù)置的初值為N-M-1，狀態(tài)N-1不能保持。有效狀態(tài)碼為 “N-M-1”到“N-2”，模M。 同步預(yù)置的初值為N-M。有效狀態(tài)碼為 “N-M”到“N-1”，模M。 （2）利用狀態(tài)碼控制加計數(shù)器預(yù)置數(shù)，使模N計數(shù)器的有效狀態(tài)碼為預(yù)置數(shù)值“X”到“X+M-1”，實現(xiàn)模M（MN) 的計數(shù)器。 異步預(yù)置功能的計數(shù)器利用無效狀態(tài)碼X+M產(chǎn)生預(yù)置信號LD，狀態(tài)X+M不能保持； 同步預(yù)置功能的計數(shù)器利用有效狀態(tài)碼X+M-1產(chǎn)生預(yù)置信號LD。,例一：采用兩種方式將二-五-十進制異步計數(shù)器7490構(gòu)成模6的計數(shù)器。,解： 分析：當(dāng)計數(shù)脈沖從Cp1輸入，Qa接CP2，7490可構(gòu)成8421BCD碼加計數(shù)器，位序為Qd、Qb、Qc、Qa，狀態(tài)碼“0000”-“1001”。 方法一：采用反饋復(fù)位法實現(xiàn)模6的計數(shù)器，有效狀態(tài)碼為“0000”-“0101”。由于7490的復(fù)位控制為異步方式，采用無效狀態(tài)碼“0110”產(chǎn)生復(fù)位信號CR，根據(jù)卡諾圖可得： CR=R0(1) R0(2)=QcQb，所以R0(1)=Qc，R0(2)=Qb 方法二：采用反饋置9法實現(xiàn)模6的計數(shù)器，有效狀態(tài)碼為“1001”、“0000”-“0100”。由于7490的置9控制為異步方式，采用有效狀態(tài)碼“0101”產(chǎn)生置9信號LD，根據(jù)卡諾圖可得： LD=R9(1) R9(2)=QcQa，所以R9(1)=Qc，R9(2)=Qa,解：采用反饋復(fù)位法 74163功能為4位二進制加計數(shù)（模N=16），同步復(fù)位控制。若希望實現(xiàn)模M=10（有效狀態(tài)碼為“0000”“1001”），應(yīng)利用狀態(tài)碼“1001” （M-1= 9） 產(chǎn)生復(fù)位信號CD，計數(shù)器的有效狀態(tài)轉(zhuǎn)移關(guān)系為： (QdQcQbQa / CD) 0000/1 - 0001/1 - 0010/ 1 - 0011/ 1 - 0100/ 1 - 0101/ 1 - 0110/ 1 - 0111/ 1 - 1000/ 1 - 1001/ 0 - 0000/ 1 即狀態(tài)“1001”的次態(tài)應(yīng)該為“0000”。