深入詳解邏輯門電路.ppt

1,邏輯門電路,1 基本邏輯門電路,2 TTL邏輯門電路,3 CMOS門電路,4 TTL電路與CMOS電路的接口,5 ECL電路,2,概 述,1. 門電路是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與我們所講過(guò)的基本邏輯關(guān)系相對(duì)應(yīng)，門電路主要有：與門、或門、與非門、或非門、異或門等。,按工藝：雙極型TTL、MOS型COMS,按邏輯功能：與、或、非、與非等,按輸出結(jié)構(gòu)：推拉式、OC門、三態(tài)門,按集成度,2. 分類,小規(guī)模集成電路SSI,中規(guī)模集成電路MSI,大規(guī)模集成電路LSI,超大規(guī)模集成電路VLSI,小規(guī)模集成電路(SSI-Small Scale Integration)， 每片組件內(nèi)包含10100個(gè)元件(或1020個(gè)等效門)。 中規(guī)模集成電路(MSI-Medium Scale Integration)，每片組件內(nèi)含1001000個(gè)元件(或20100個(gè)等效門)。 大規(guī)模集成電路(LSI-Large Scale Integration)， 每片組件內(nèi)含1000100 000個(gè)元件(或1001000個(gè)等效門)。 超大規(guī)模集成電路(VLSI-Very Large Scale Integration)， 每片組件內(nèi)含100 000個(gè)元件(或1000個(gè)以上等效門)。 ,3,在數(shù)字電路中，用高、低電平分別表示邏輯代數(shù)中的1、0,獲得高、低電平的基本方法：,S用二極管或三極管或場(chǎng)效應(yīng)管來(lái)實(shí)現(xiàn)控制管子工作在截止和導(dǎo)通狀態(tài)，它們就可起到圖中S的作用,4,若以高電平表示1，低電平表示0，則稱正邏輯,若以高電平表示0，低電平表示1，則稱負(fù)邏輯,本書(shū)采用正邏輯,只要能判斷高低電平即可,高電平下限,低電平上限,5,2.1 基本邏輯門電路,2.1.1 二極管的開(kāi)關(guān)特性,外加正向電壓時(shí)，D導(dǎo)通；UD=0，相當(dāng)于一個(gè)閉合的開(kāi)關(guān)。,外加反向電壓時(shí)，D截止；I反=0， 相當(dāng)于一個(gè)斷開(kāi)的開(kāi)關(guān)。,二極管具有單向?qū)щ娦裕跀?shù)字電路中表現(xiàn)為一個(gè)受外電壓控制的開(kāi)關(guān)。,6,2.1.2 二極管與門,設(shè)：VIL=0V，VIH=3V，二極管正向壓降忽略不計(jì),分析可得：,若定義1表示高電平，0表示低電平，則得真值表：,結(jié)論：該電路實(shí)現(xiàn)了與的關(guān)系，為與門,7,2.1.3 二極管或門,分析可得：,若定義1表示高電平，0表示低電平，則得真值表：,設(shè)：VIL=0V，VIH=3V，二極管正向壓降忽略不計(jì),結(jié)論：該電路實(shí)現(xiàn)了或的關(guān)系，為或門,8,2.1.4 三極管的開(kāi)關(guān)特性,1. 三極管開(kāi)關(guān)電路,只要參數(shù)配合得當(dāng)，可做到： 當(dāng)vI為低電平時(shí)，三極管工作在截止?fàn)顟B(tài)，輸出為高電平； 當(dāng)vI為高電平，三極管工作在飽和狀態(tài)， 輸出為低電平。,當(dāng)vI=VIL(VIL=-1V)時(shí)，vBE0，則iB=0，iC0，三極管截止。 此時(shí)，RC上無(wú)壓降，vOVCC，為高電平。 一般認(rèn)為，在vIVON時(shí)，三極管處于截止?fàn)顟B(tài)。,三極管在數(shù)字電路中通常工作在截止?fàn)顟B(tài)（相當(dāng)于開(kāi)關(guān)斷開(kāi)）和飽和狀態(tài)（相當(dāng)于開(kāi)關(guān)閉合）。,9,當(dāng)vIVON時(shí)，有iB產(chǎn)生，相應(yīng)地有iC產(chǎn)生，三極管進(jìn)入放大區(qū)；,vIiBvO；,定義放大倍數(shù)：,2.1.4 半導(dǎo)體三極管的開(kāi)關(guān)特性,1. 三極管開(kāi)關(guān)電路,10,vI繼續(xù)增加，RC上的壓降也隨之增大，vCE下降，當(dāng)vCE0時(shí)，三極管處于深度飽和狀態(tài)， vO0，為低電平。,2.1.4 半導(dǎo)體三極管的開(kāi)關(guān)特性,1. 三極管開(kāi)關(guān)電路,當(dāng)iBIBS時(shí)，三極管為飽和狀態(tài)； 發(fā)射結(jié)飽和壓降 VCES=0.10.3V,注：當(dāng)VCE=VBE時(shí)，三極管為臨界飽和導(dǎo)通；,集電極臨界飽和導(dǎo)通電流 ICSVCC/RC,基極臨界飽和導(dǎo)通電流 IBS=ICS/=VCC/ ( RC),11,總結(jié)：當(dāng)vIVON時(shí)，三極管處于放大狀態(tài)； 當(dāng)vI增加到使iBIBS時(shí)，三極管處于飽和狀態(tài)。,當(dāng)vI=VIL時(shí)，三極管截止，iC0，相當(dāng)于開(kāi)關(guān)斷開(kāi)，vOVCC； 當(dāng)vI=VIH時(shí)，三極管飽和，uCE0，相當(dāng)于開(kāi)關(guān)閉合， vO0 ；,12,2.三極管的開(kāi)關(guān)時(shí)間,快,慢,從截止到飽和導(dǎo)通所需的時(shí)間稱為開(kāi)啟時(shí)間 ton,從飽和導(dǎo)通到截止所需時(shí)間稱為 關(guān)閉時(shí)間toff,輸出vO落后于輸入vI,發(fā)射區(qū)變窄、基區(qū)建立電荷所需要的時(shí)間。,清除三級(jí)管內(nèi)存電荷所需要的時(shí)間。,13,2.1.5 三極管非門電路,實(shí)際應(yīng)用中，接R2和VEE，使T可靠截止。,A為低電平（0），T截止，Y為高電平（1） A為高電平（1），T導(dǎo)通，Y為低電平（0） 實(shí)現(xiàn)了非門的關(guān)系 又稱反相器。,14,1. 體積大、工作不可靠。,2. 需要不同電源。,3. 各種門的輸入、輸出電平不匹配。,分立元件門電路的缺點(diǎn),4. 帶負(fù)載能力差。,與分立元件電路相比，集成電路具有體積小、可靠性高、速度快的特點(diǎn)，而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管集成門電路等。,15,2.2.1 TTL與非門的基本結(jié)構(gòu)和工作基本原理,2.2 TTL邏輯門電路,一、基本結(jié)構(gòu),輸入級(jí),倒相級(jí),輸出級(jí),16,典型的TTL與非門電路 (a) 電路原理圖； (b) 多射極晶體管的等效電路,17,1. 任一輸入為低電平（0.3V）時(shí),1V,不足以讓 T2、T5導(dǎo)通,二、工作原理,18,1. 任一輸入為低電平（0.3V）時(shí),1V,uo=5-uR2-ube3-ube43.6V高電平！,19,2. 輸入全為高電平（3.6V）時(shí),電位被嵌 在2.1V,全反偏,1V,1.4V,20,2. 輸入全為高電平（3.6V）時(shí),全反偏,uF=0.3V,21,一、電壓傳輸特性（輸入電壓與輸出電壓的關(guān)系曲線）,2.2.2 TTL與非門的電壓傳輸特性及抗干擾能力,22,傳輸特性曲線,輸出高電平,輸出低電平,理想的傳輸特性,閾值UT=1.4V,23,二、主要參數(shù),1）輸出高電平UOH、輸出低電平UOL,UOH,UOL,UOH2.4V UOL 0.4V 便認(rèn)為合格。,典型值UOH=3.6V UOL=0.3V,(3.6V),(0.3V),2）輸入高電平UIH,UIH,輸入低電平UIL,UIL,典型值UIH=3.6V UIL=0.3V,開(kāi)門電平Uon= UIH（min）,Uon,關(guān)門電平Uoff = UIL（max）,Uoff,典型值Uon=1.8V Uoff =0.8V,24,3）閾值電壓UT,uiUT時(shí)，認(rèn)為ui是低電平。,uiUT時(shí)，認(rèn)為ui是高電平。,UT=1.4V,閾值UT=1.4V,T5輸出管由截止轉(zhuǎn)為導(dǎo)通 (輸出高電平轉(zhuǎn)為低電平) 時(shí)所對(duì)應(yīng)的輸入電壓,25,4）抗干擾能力（輸入噪聲容限）,低電平噪聲容限： UNL= Uoff- UIL,UNL,高電平噪聲容限： UNH= UIH - Uon,UNH,用來(lái)說(shuō)明門電路抗干擾能力,26,一、輸入特性（輸入端的伏安特性）,1.vI=VIL=0.3V時(shí),負(fù)號(hào)表示輸入電流流出門.,2.2.3 TTL與非門的輸入特性、輸出特性和帶負(fù)載能力,vI=0V時(shí),輸入短路電流,27,2.vI=VIH=3.6V時(shí),28,4.輸入端懸空相當(dāng)于接高電平,輸入端懸空時(shí)，VCC通過(guò)R1加在 T1集電結(jié)、T2、T5發(fā)射結(jié)上，使T2、T5 導(dǎo)通，輸出低電平。故相當(dāng)于輸入端 接高電平。,3.輸入端伏安特性曲線,結(jié)論： 當(dāng)輸入為低電平時(shí)， 輸入電流流出門，大小為1.4mA； 當(dāng)輸入為高電平時(shí)， 輸入電流流進(jìn)門，很小40A。,iI /mA,0.5,1.0,1.5,2.0,-0.5,-1.0,-1.5,-2.0,-0.5,-1.0,vI /V,40uA,29,二、輸出特性（輸出電壓隨負(fù)載電流的變化情況）,1.高電平輸出特性,輸出高電平時(shí)，T4導(dǎo)通，T5截止,電流流出門：拉電流,從圖上看，負(fù)載電流為10mA時(shí),電平下降不多，但考慮到功耗，實(shí)際使用時(shí)負(fù)載電流不能超過(guò)0.4mA,RL | iL | vR4 VOH,30,2.低電平輸出特性,RLiL T 5 飽和程度 vCE5 VOL ,輸出低電平時(shí)，T4截止，T5飽和,電流流進(jìn)門：灌電流,為了保證輸出為低電平，實(shí)際使用時(shí)灌電流不能超過(guò)16mA,31,三、帶負(fù)載能力,1. 前后級(jí)之間電流的聯(lián)系,32,前級(jí)輸出為 高電平時(shí),前級(jí),后級(jí),前級(jí)流出 電流IOH（拉電流）,33,前級(jí)輸出為 低電平時(shí),前級(jí),后級(jí),流入前級(jí)的電流IOL (灌電流),34,關(guān)于電流的技術(shù)參數(shù),35,2. 扇出系數(shù),驅(qū)動(dòng)同類門的最大數(shù)目。,前級(jí)輸出為 高電平時(shí),輸出高電平時(shí)，前級(jí)流出的電流（拉電流）,36,前級(jí),前級(jí)輸出為 低電平時(shí),輸出低電平時(shí)，流入前級(jí)的電流（灌電流）,37,輸出低電平時(shí)的扇出系數(shù)：,一般與非門的扇出系數(shù)為10。,由于IOL、IOH的限制，每個(gè)門電路輸出端所帶同類門電路的個(gè)數(shù)，稱為扇出系數(shù)。,輸出高電平時(shí)的扇出系數(shù)：,取NOH和NOL中小的一個(gè)。,38,四、 輸入端負(fù)載特性（輸入端通過(guò)電阻R接地）,輸入端 “1”,“0”？,39,R較小時(shí),R較小時(shí)，uiUT 相當(dāng)輸入低電平，所以輸出為高電平。,40,R增大,RuiuiUT時(shí)，輸入變高，輸出變低電平。,R臨界=1.45K,41,1. 懸空的輸入端相當(dāng)于接高電平。,2. 為了防止干擾，可將懸空的輸入端接高電平。,說(shuō)明,42,2.2.4 TTL與非門的動(dòng)態(tài)特性,一、傳輸延遲時(shí)間,輸出電平的變化落后于輸入電平的變化。 原因：二極管、三極管的狀態(tài)轉(zhuǎn)換需 要一定的時(shí)間。,tPHL ：導(dǎo)通傳輸時(shí)間,tPLH ：截止傳輸時(shí)間,平均傳輸時(shí)間,一般為1020ns,43,二、動(dòng)態(tài)尖峰電流,靜態(tài)時(shí)，電源電流較小，在10mA左右。,輸出從低到高變化時(shí),T5由深度飽和到截止慢， T4由截止到導(dǎo)通快，故有一段時(shí)間T5、T4同時(shí)導(dǎo)通，電流很大 尖峰電流（浪涌電流）,T4從放大到截止較快，T5從截止到導(dǎo)通快，同時(shí)導(dǎo)通時(shí)間極短，尖峰電流持續(xù)時(shí)間較短,輸出從高到低變化時(shí),尖峰電流的影響：使電源的平均電流加大了,應(yīng)采取合理的接地和去耦措施。,44,2.2.5 TTL與非門的主要性能參數(shù),結(jié)合前述內(nèi)容自學(xué)查看表2-4（P58）,2.2.6 其他類型的TTL門電路,一、集電極開(kāi)路的門電路（OC門）,二、三態(tài)輸出門電路,TTL門電路除了與非門外，還有其他邏輯功能的門電路，如與門、或門、或非門、與或非門、異或門、同或門、集電極開(kāi)路門和三態(tài)門等。,45,一、集電極開(kāi)路的門電路（OC門）,推拉式輸出結(jié)構(gòu)的局限性： 不允許輸出端并聯(lián)使用 電源確定后輸出高電平不能變化 驅(qū)動(dòng)能力不夠,克服上述局限性的辦法：把輸出級(jí)改成集電極開(kāi)路的三極管結(jié)構(gòu)。 稱為集電極開(kāi)路的門電路，簡(jiǎn)稱OC門,若G1門輸出高電平，G2門輸出 低電平，則G1門的T4和G2門的T5同時(shí)導(dǎo)通，產(chǎn)生很大的電流，可能使門電路損壞。,46,集電極開(kāi)路與非門的電路結(jié)構(gòu)及符號(hào)：,工作原理：,1.單個(gè)門使用,使用時(shí)需外接上拉電阻RL,只要A、B有一個(gè)為低電平， 則T2、T5截止，Y為高電平。且VOH VCC,只有A、B均為高電平時(shí)， 則T2、T5導(dǎo)通，Y為低電平。,47,2.輸出端并聯(lián)使用(線與),兩個(gè)門共用一個(gè)上拉電阻RL,48,當(dāng)G1門輸出高電平(T5截止)，G2門輸出低電平(T 5導(dǎo)通)時(shí),只要RL足夠大，電流即可被限制 在允許的范圍內(nèi).,此時(shí)輸出為低電平,49, 當(dāng)G1門、G2門輸出均為低電平時(shí)，T5、T5均導(dǎo)通,輸出為低電平,只要RL能滿足情況的要求 則肯定能滿足情況的要求,50,當(dāng)G1門、G2門輸出均為高電平時(shí)，T5、T5均截止,輸出為高電平,此時(shí)RL值不能太大，否則輸出 高電平會(huì)下降過(guò)多,因?yàn)橛新╇娏骱拓?fù)載電流,IOH,IOH,結(jié)論： 輸出端并聯(lián)，實(shí)現(xiàn)了與的關(guān)系， 稱為線與,Y=Y1Y2,VOH,51,OC門的特點(diǎn)： 輸出端可并聯(lián)連接。 輸出高電平近似為V CC，可改變。 有些OC門輸出管尺寸較大，可承受較大電流和電壓。如SN7407 允許的負(fù)載電流達(dá)40mA。,52,上拉電阻的計(jì)算,假定將n個(gè)OC門的輸出端并聯(lián)使用，負(fù)載是m個(gè)TTL與非門,輸出為高電平時(shí)，RL不能太大，否則輸出高電平下降太多,IOH為輸出管的漏電流 IIH為負(fù)載門的高電平輸入電流,p是輸入端的個(gè)數(shù)，m是負(fù)載門的數(shù)目,53,當(dāng)只有一個(gè)輸出為低電平，其他輸出為高電平時(shí)，RL不能太小 否則，輸出低電平的門會(huì)被燒壞。,注意：與非門的低電平輸入電流 為m IIL ，而不是p IIL,根據(jù)以上兩式選擇RL的值。,p是輸入端的個(gè)數(shù)，m是負(fù)載門的數(shù)目,54,OC門的應(yīng)用：,實(shí)現(xiàn)邏輯函數(shù),F,55,OC門的應(yīng)用：,實(shí)現(xiàn)電平轉(zhuǎn)換,用作驅(qū)動(dòng)器,允許的負(fù)載電流較大，可用于 驅(qū)動(dòng)指示燈、繼電器等。,56,二、三態(tài)輸出門電路,工作原理：,增加使能端EN,當(dāng)EN =0時(shí)， D導(dǎo)通，VC2為低電平，T4截止同時(shí)，VB1為低電平，T2、T5截止，輸出端呈高阻態(tài)。,輸出端有三種狀態(tài)：高電平，低電平，高阻態(tài)，故稱三態(tài)門,57,功能表：,功能表：,58,三態(tài)門的應(yīng)用,總線結(jié)構(gòu)：將輸出端并聯(lián)，將各輸出信號(hào) 分時(shí)送到公共總線上。,EN1=1時(shí)，G1數(shù)據(jù)到總線；,EN2=1時(shí)，G2數(shù)據(jù)到總線；,ENi =1時(shí)，Gi數(shù)據(jù)到總線；,EN1、EN2、ENi輪流接入高電平，將不同數(shù)據(jù)分時(shí)送至總線。,59,三態(tài)門的應(yīng)用,60,2.2.7 TTL集成門電路系列簡(jiǎn)介,54系列的TTL門電路，其電路結(jié)構(gòu)和電氣性能參數(shù)與74系列相同，主要區(qū)別在于54系列比74系列的工作溫度范圍更寬(74系列為070 ，54系列為 -55+125 )， 電源允許的工作范圍也更大(74系列為5 V(15%)，54系列為 5 V(110%)。,61,補(bǔ)充：場(chǎng)效應(yīng)管的開(kāi)關(guān)特性,當(dāng)vI=VIL時(shí)，場(chǎng)效應(yīng)管截止，iD0，相當(dāng)于開(kāi)關(guān)斷開(kāi)，vOVDD； 當(dāng)vI=VIH時(shí)，場(chǎng)效應(yīng)管導(dǎo)通，uDS0，相當(dāng)于開(kāi)關(guān)閉合， vO0 ；,當(dāng)vI VGS(th) 時(shí)，場(chǎng)效應(yīng)管工作在恒流區(qū)； 當(dāng)vI增加到一定程度時(shí)，場(chǎng)效應(yīng)管工作在 變阻區(qū)。,62,2.3 CMOS門電路,2.3.1 CMOS 反相器,工作原理,設(shè) T2的開(kāi)啟電壓為VGS(th)N，T1的開(kāi)啟電壓 為VGS(th)P，且VDD VGS(th)N+| VGS(th)P|,T1導(dǎo)通,T2截止,vO = VOH VDD,一、電路結(jié)構(gòu),T1為PMOS管，T2為NMOS管,1.vI=vIL=0V時(shí),0V,63,2.vI=VIH=VDD時(shí),T1截止,T2導(dǎo)通,vO = VOL 0V,可見(jiàn)實(shí)現(xiàn)“非”的邏輯關(guān)系,T1、T2一個(gè)截止一個(gè)導(dǎo)通，具有互補(bǔ)性，故稱CMOS電路。,64,2.3.2 CMOS與非門,T1、T2構(gòu)成反相器；T3、T4構(gòu)成反相器 將T1、T3并聯(lián)，T2、T4串聯(lián),只要A、B中有一個(gè)為低電平，則T2、T4 有一個(gè)截止，T1、T3有一個(gè)導(dǎo)通，輸出高電平。,只有A、B均為高電平，則T2、T4均導(dǎo)通，T1、T3均截止，輸出低電平。,工作原理：,65,T1、T2構(gòu)成反相器；T3、T4構(gòu)成反相器 將T1、T3串聯(lián)，T2、T4并聯(lián),只要A、B中有一個(gè)為高電平，則T2、T4有一個(gè)導(dǎo)通，T1、T3有一個(gè)截止，輸出低電平。,只有A、B均為低電平，則T2、T4均截止， T1、T3均導(dǎo)通，輸出高電平。,利用與非門、或非門和反相器又可組成與門、或門、與或非門等,工作原理：,2.3.3 CMOS或非門,66,2.3.4 CMOS三態(tài)輸出的門電路,電路結(jié)構(gòu)與符號(hào),67,2.3.5 CMOS傳輸門（也稱雙向模擬開(kāi)關(guān)）,當(dāng)C=1時(shí)，模擬開(kāi)關(guān)導(dǎo)通，信號(hào)可在雙向輸入端間通過(guò)； 當(dāng)C=0時(shí)，模擬開(kāi)關(guān)截止，輸入和輸出之間斷開(kāi)。,68,2.3.6 CMOS集成電路的各種系列,二、雙極性CMOS系列,1.縮小尺寸,2.減小電容,1.邏輯部分采用CMOS結(jié)構(gòu),2.輸出部分采用雙極性三極管,一、高速CMOS系列（ 54HC/74HC系列）,改進(jìn)措施：,改進(jìn)措施：,54HC/74HC系列與54LS/74LS系列速度相當(dāng)，使用+5V電源,兼有功耗低，輸出電阻小的優(yōu)點(diǎn),2.3.7 低電壓CMOS系列 （自學(xué)）,69,CMOS電路的優(yōu)點(diǎn)：,靜態(tài)功耗小，每個(gè)門的功耗低至 1W ， 僅為 TTL 的 1/1000 。 允許電源電壓范圍寬。 VDD相對(duì)的范圍達(dá) 318V。 扇出系數(shù)大（ N 50 ），驅(qū)動(dòng)能力強(qiáng)。 抗干擾能力強(qiáng)： CMOS電路的噪聲容限為 40%