計(jì)算機(jī)組成原理課程設(shè)計(jì).doc

遼 寧 工 業(yè) 大 學(xué) 課 程 設(shè) 計(jì) 說 明 書 （論文）遼 寧 工 業(yè) 大 學(xué) 計(jì)算機(jī)組成原理 課程設(shè)計(jì)（論文）題目：一臺(tái)模型計(jì)算機(jī)設(shè)計(jì)與測(cè)試 寄存器尋址流程院（系）： 專業(yè)班級(jí)：學(xué) 號(hào)： 學(xué)生姓名： 指導(dǎo)教師： 教師職稱： 起止時(shí)間： 課程設(shè)計(jì)（論文）任務(wù)及評(píng)語院（系）： 教研室：學(xué) 號(hào)學(xué)生姓名專業(yè)班級(jí)課程設(shè)計(jì)（論文）題目一臺(tái)模型計(jì)算機(jī)設(shè)計(jì)與測(cè)試寄存器尋址流程課程設(shè)計(jì)（論文）任務(wù)將微程序控制器同執(zhí)行部件（整個(gè)數(shù)據(jù)通路）聯(lián)機(jī)，組成一臺(tái)模型計(jì)算機(jī)；用微程序控制器控制模型機(jī)數(shù)據(jù)通路；通過CPU運(yùn)行九條機(jī)器指令（排除中斷指令）組成的簡單程序，掌握機(jī)器指令與微指令的關(guān)系，牢固建立計(jì)算機(jī)的整機(jī)概念。主要設(shè)計(jì)內(nèi)容：使用計(jì)算機(jī)組成原理實(shí)驗(yàn)中的所有電路，包括運(yùn)算器、存儲(chǔ)器、通用寄存器堆、程序計(jì)數(shù)器、指令寄存器、微程序控制器等，將幾個(gè)模塊組合成為一臺(tái)簡單計(jì)算機(jī)。本次課程設(shè)計(jì)中，數(shù)據(jù)通路的控制將由微程序控制器來完成。CPU從內(nèi)存取出一條機(jī)器指令到執(zhí)行指令結(jié)束的一個(gè)機(jī)器指令周期，是由微指令組成的序列來完成的，即一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序。要求：1、根據(jù)題目和實(shí)驗(yàn)箱中的所有電路，設(shè)計(jì)一臺(tái)簡單計(jì)算機(jī),并繪制出電路原理圖以及微程序流程圖。2、認(rèn)真獨(dú)立完成所規(guī)定的設(shè)計(jì)內(nèi)容(4000字左右)，嚴(yán)禁相互抄襲；3、撰寫、打印設(shè)計(jì)說明書一份。指導(dǎo)教師評(píng)語及成績平時(shí)成績： 論文質(zhì)量： 答 辯： 總成績 ： 指導(dǎo)教師簽字： 年 月 日目 錄第1章 一臺(tái)模型計(jì)算機(jī)設(shè)計(jì)方案11.1 引言11.2 總體方案論述11.2.1從整體上闡述該設(shè)計(jì)題目實(shí)現(xiàn)方案11.2.2系統(tǒng)總體框圖21.2.3各部分功能電路的作用3第2章 系統(tǒng)的硬件設(shè)計(jì)52.1 系統(tǒng)整體設(shè)計(jì)方案52.2 數(shù)據(jù)通路設(shè)計(jì)52.3 存儲(chǔ)器的設(shè)計(jì)62.4 微程序控制器設(shè)計(jì)62.4.1寄存器尋址指令控制器設(shè)計(jì)62.4.2寄存器尋址與指令中斷服務(wù)程序72.5 模型機(jī)的設(shè)計(jì)與調(diào)試8第3章 微程序的設(shè)計(jì)93.1微程序功能說明93.2微程序流程圖12第4章 課程設(shè)計(jì)總結(jié)13參考文獻(xiàn)14第1章 一臺(tái)模型計(jì)算機(jī)設(shè)計(jì)方案1.1 引言1.題目的意義：本次課程設(shè)計(jì)可以使用計(jì)算機(jī)組成原理實(shí)驗(yàn)中的所有電路，包括運(yùn)算器、存儲(chǔ)器、通用寄存器堆、程序計(jì)數(shù)器、指令寄存器、微程序控制器等，將幾個(gè)模塊組合成為一臺(tái)簡單計(jì)算機(jī)。在前面的實(shí)驗(yàn)中，實(shí)驗(yàn)者本身作為“控制器”，完成數(shù)據(jù)通路的控制。而在本次課程設(shè)計(jì)中，數(shù)據(jù)通路的控制將由微程序控制器來完成。CPU從內(nèi)存取出一條機(jī)器指令到執(zhí)行指令結(jié)束的一個(gè)機(jī)器指令周期，是由微指令組成的序列來完成的，即一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序。2.應(yīng)用場(chǎng)合：操作數(shù)在寄存器中，由指令操作碼中的rrr三位的值和PSW中RS1及RS0的狀態(tài)，選中某個(gè)工作寄存器區(qū)的某個(gè)寄存器，然后進(jìn)行相應(yīng)的指令操作。 指令所要的操作數(shù)已存儲(chǔ)在某寄存器中，或把目標(biāo)操作數(shù)存入寄存器。把在指令中指出所使用寄存器(即：寄存器的助憶符)的尋址方式稱為寄存器尋址方式。3.系統(tǒng)功能：進(jìn)行寄存器尋址。1.2 總體方案論述1.2.1從整體上闡述該設(shè)計(jì)題目實(shí)現(xiàn)方案了解模型機(jī)的硬件系統(tǒng)，根據(jù)所提供的模型機(jī)的機(jī)器指令,畫出用微命令表示的機(jī)器指令執(zhí)行流程圖，編寫微程序，編寫機(jī)器指令測(cè)試程序，在仿真軟件上運(yùn)行并檢驗(yàn)所設(shè)計(jì)的微程序的正確性。為完成上述系統(tǒng)功能，選擇和設(shè)計(jì)運(yùn)算器、存儲(chǔ)器、通用寄存器堆、程序計(jì)數(shù)器、指令寄存器、微程序控制器等電路組成一臺(tái)簡單的計(jì)算機(jī)系統(tǒng)。（1）利用機(jī)器指令系統(tǒng)編制簡單程序，要求至少使用其中五條指令，對(duì)自己編制的簡單程序進(jìn)行譯碼，手工匯編成十六進(jìn)制機(jī)器代碼。并根據(jù)老師指定完成不同的子標(biāo)題，即程序中必須包含子標(biāo)題類型的指令。（2）參考計(jì)算機(jī)組成原理實(shí)驗(yàn)，再加上中斷系統(tǒng)，完成本次實(shí)驗(yàn)的線路連接。接通電源之前應(yīng)仔細(xì)檢查連接，確認(rèn)無誤。（3）將上述任務(wù)（1）中的程序機(jī)器代碼用控制臺(tái)操作存入內(nèi)存中，并根據(jù)程序的需要，用數(shù)碼開關(guān)SW7SW0設(shè)置通用寄存器及內(nèi)存相關(guān)單元的數(shù)據(jù)。（4）從地址20H執(zhí)行程序，在程序執(zhí)行中，按一次控制臺(tái)的INTR。進(jìn)入中斷后，用單拍（DP）方式執(zhí)行，直到返回主程序?yàn)橹?。列表記錄中斷系統(tǒng)中有關(guān)信號(hào)的變化情況，特別要記錄好斷點(diǎn)地址和R0的值。（5）重復(fù)執(zhí)行（4）兩次（6）將RAM中20H的單元內(nèi)容由指令I(lǐng)NTS改為INTC，重作（4），記錄發(fā)生的現(xiàn)象。1.2.2系統(tǒng)總體框圖 圖1.1 系統(tǒng)總體框圖1.2.3各部分功能電路的作用1. 運(yùn)算器部件是計(jì)算機(jī)中進(jìn)行數(shù)據(jù)加工的部件，其主要功能包括： （1）執(zhí)行數(shù)值數(shù)據(jù)的算術(shù)加減乘除等運(yùn)算,執(zhí)行邏輯數(shù)據(jù)的與或非等邏輯運(yùn)算，由一個(gè)被稱為 ALU 的線路完成; （2）時(shí)存放參加運(yùn)算的數(shù)據(jù)和中間結(jié)果,使用多個(gè)通用寄存器來實(shí)現(xiàn); （3）運(yùn)算器通常也是數(shù)據(jù)傳輸?shù)耐?。 2.雙端口存儲(chǔ)器雙端口存儲(chǔ)器RAM由一片IDT7132（U36）及少量附加控制電路組成。IDT7132是2048字節(jié)的雙端口靜態(tài)隨機(jī)存儲(chǔ)器，本機(jī)實(shí)際使用256字節(jié)。IDT7132兩個(gè)端口可同時(shí)進(jìn)行讀、寫操作。具有記憶功能，用來保存信息，如數(shù)據(jù)，指令和運(yùn)算結(jié)果等等。3.地址寄存器AR1和AR2地址寄存器AR1（U37）和AR2(U27,U28)提供雙端口存儲(chǔ)器的地址。AR1 是一片GAL22V10,具有加1功能，提供雙端口存初期左端的第值。AR1從數(shù)據(jù)總線DBUS接受數(shù)據(jù)。AR1的控制信號(hào)是LDAR1和AR1_INC。當(dāng)AR1_INC=1是，在T4的上升沿，AR1的值加1。當(dāng)LDAR1=1時(shí)，在T4的上升沿，AR1的值加1；當(dāng)LDAR1=1時(shí)，在T4的上升沿，將數(shù)據(jù)總線DBUS的數(shù)據(jù)打入地址寄存器AR1。AR2由2片74HC298組成，月兩個(gè)數(shù)據(jù)輸入端，一個(gè)來自程序計(jì)數(shù)器PC，另一個(gè)來自數(shù)據(jù)總線DBUS。AR2的控制信號(hào)是LDAR2和M3。M3選擇數(shù)據(jù)來源，當(dāng)M3=1時(shí)，選中數(shù)據(jù)總線DBUS；當(dāng)M3=0是，選中程序計(jì)數(shù)器PC。LDAR控制合適接受地址，當(dāng)LDAR2=1時(shí)，在T2的下降沿江選中的數(shù)據(jù)源上的數(shù)據(jù)打入AR2。4.指令寄存器IR 指令寄存器IR是一片74HC374(U20)。它的數(shù)據(jù)端從雙端口存儲(chǔ)器接受數(shù)據(jù)（指令）。當(dāng)LDIR=1時(shí)，在LDIR=1時(shí)，在T4的上升沿將來自雙端口存儲(chǔ)器的指令打入指令寄存器IR保存。指令的操作碼部分應(yīng)連接到寄存器堆，選擇參與運(yùn)算的寄存器。在某些情況下，指令的操作數(shù)部分也參與新的計(jì)算。5.通用寄存器 通用寄存器：是那些你可以根據(jù)自己的意愿使用的寄存器，修改他們的值通常不會(huì)對(duì)計(jì)算機(jī)的運(yùn)行造成很大的影響。通用寄存器最多的用途是計(jì)算。6.程序計(jì)數(shù)器程序計(jì)數(shù)器（PROGRAM COUNTER）是一個(gè)二進(jìn)制16位的程序地址寄存器，專門用來存放下一條需要執(zhí)行的指令在程序存儲(chǔ)器中的地址，能自動(dòng)加1。CPU執(zhí)行指令時(shí)，它根據(jù)程序計(jì)數(shù)器（PC）中的地址從程序存儲(chǔ)器中取出當(dāng)前需要執(zhí)行的指令碼，并把它送給控制器分析執(zhí)行，隨后程序計(jì)數(shù)器（PC）中地址碼自動(dòng)加1，以便為CPU取下一條需要執(zhí)行的指令碼作準(zhǔn)備。當(dāng)下一個(gè)指令字節(jié)取出執(zhí)行后，PC又自動(dòng)加1，這樣，程序計(jì)數(shù)器一次次加1，指令就被一個(gè)字節(jié)一個(gè)字節(jié)地執(zhí)行。所以，需要執(zhí)行程序的機(jī)器碼必須在程序執(zhí)行前預(yù)先一條條地按順序放到程序存儲(chǔ)器中，并為程序計(jì)數(shù)器設(shè)置成程序第一條指令的內(nèi)存地址。8051程序計(jì)數(shù)器由16個(gè)觸發(fā)器構(gòu)成，故它的編碼范圍為0000H0FFFFH，共64KB。7.微程序控制器 它主要由控制存儲(chǔ)器、微指令寄存器和地址轉(zhuǎn)移邏輯三大部分組成。 控制存儲(chǔ)器用來存放實(shí)現(xiàn)全部指令系統(tǒng)的微程序，它是一種只讀存儲(chǔ)器。一旦微程序固化，機(jī)器運(yùn)行時(shí)則只讀不寫。其工作過程是：每讀出一條微指令，則執(zhí)行這條微指令；接著又讀出下一條微指令，又執(zhí)行這一條微指令。讀出一條微指令并執(zhí) 行微指令的時(shí)間總和稱為一個(gè)微指令周期。通常，在串行方式的微程序控制器中，微指令周期就是只讀存儲(chǔ)器的工作周期?？刂拼鎯?chǔ)器的字長就是微指令字的長度，其存儲(chǔ)容量視機(jī)器指令系統(tǒng)而定，即取決于微程序的數(shù)量。對(duì)控制存儲(chǔ)器的要求是速度快，讀出周期要短。 微指令寄存器用來存放由控制存儲(chǔ)器讀出的一條微指令信息。其中微地址寄存器決定將要訪問的下一條微指令的地址，而微命令寄存器則保存一條微指令的操作控制字段和判別測(cè)試字段的信息。 地址轉(zhuǎn)移邏輯 在一般情況下，微指令由控制存儲(chǔ)器讀出后直接給出下一條微指令的地址，通常我們簡稱微地址，這個(gè)微地址信息就存放在微地址寄存器中。如果微程序不出現(xiàn)分支，那么下一條微指令的地址就直接由微地址寄存器給出。當(dāng)微程序出現(xiàn)分支時(shí)，意味著微程序出現(xiàn)條件轉(zhuǎn)移。在這種情況下，通過判別測(cè)試字段P和執(zhí)行部件的“狀態(tài)條件”反饋信息，去修改微地址寄存器的內(nèi)容，并按改好的內(nèi)容去讀下一條微指令。地址轉(zhuǎn)移邏輯就承擔(dān)自動(dòng)完成修改微地址的任務(wù)。 第2章 系統(tǒng)的硬件設(shè)計(jì)2.1 系統(tǒng)整體設(shè)計(jì)方案 總體設(shè)計(jì)方案中首先要確定整體控制系統(tǒng)的結(jié)構(gòu)和類型。另外總體設(shè)計(jì)方案中還要包括硬件設(shè)計(jì)與軟件設(shè)計(jì)兩大部分，具體設(shè)計(jì)時(shí)一般采用“黑箱”設(shè)計(jì)方法，就是根據(jù)控制要求，將完成控制任務(wù)所需的各功能單元、模塊以及控制對(duì)象，采用方塊圖表示，從而形成系統(tǒng)的總體框圖。總體設(shè)計(jì)中還應(yīng)包括控制系統(tǒng)對(duì)現(xiàn)場(chǎng)工藝的要求，比如為了安裝某個(gè)關(guān)鍵的現(xiàn)場(chǎng)儀表，需要改裝某根管道；為了控制方案的實(shí)施，需要工藝人員的配合，增加現(xiàn)場(chǎng)氣源等。總之，總體方案是整個(gè)控制系統(tǒng)設(shè)計(jì)的關(guān)鍵，要實(shí)現(xiàn)一個(gè)好的設(shè)計(jì)必然離不開對(duì)生產(chǎn)工藝的深入了解以及工藝技術(shù)人員的支持與配合。1.硬件總體方案設(shè)計(jì) 計(jì)算機(jī)控制系統(tǒng)的硬件總體設(shè)計(jì)主要包括以下方面的內(nèi)容：系統(tǒng)的構(gòu)成方式；現(xiàn)場(chǎng)設(shè)備及自動(dòng)化儀表的選擇；人機(jī)接口方式；系統(tǒng)的控制機(jī)箱結(jié)構(gòu)設(shè)計(jì)；抗干擾措施等。2.軟件總體方案設(shè)計(jì) 軟件總體方案設(shè)計(jì)的內(nèi)容主要是確定軟件平臺(tái)、軟件結(jié)構(gòu)、任務(wù)分解，建立系統(tǒng)的數(shù)學(xué)模型、控制策略和算法的實(shí)現(xiàn)等。3.總體方案文檔 其內(nèi)容包括：（1）系統(tǒng)的主要功能、技術(shù)指標(biāo)、原理性方框圖及文字說明。（2）控制策略與算法。（3）系統(tǒng)的硬件結(jié)構(gòu)與配置，主要的軟件功能、結(jié)構(gòu)、平臺(tái)及實(shí)現(xiàn)框圖。（4）方案的比較與選擇。（5）抗干擾措施與可靠性設(shè)計(jì)。（6）機(jī)柜或機(jī)箱的結(jié)構(gòu)與外形設(shè)計(jì)。（7）經(jīng)費(fèi)和進(jìn)度計(jì)劃的安排。（8）對(duì)現(xiàn)場(chǎng)條件的要求。2.2 數(shù)據(jù)通路設(shè)計(jì)1.數(shù)據(jù)通路：數(shù)據(jù)在功能部件之間傳送的路徑稱為數(shù)據(jù)通路。運(yùn)算器與各寄存器之間的傳送路徑就是中央處理器內(nèi)部數(shù)據(jù)通路。“數(shù)據(jù)通路”描述了信息從什么地方開始，中間經(jīng)過哪個(gè)寄存器或多路開關(guān)，最后傳送到哪個(gè)寄存器，都要加以控制。 建立數(shù)據(jù)通路的任務(wù)，是由“操作控制部件”來完成。數(shù)據(jù)通路的功能是實(shí)現(xiàn)CPU內(nèi)部的運(yùn)算器和寄存器以及寄存器之間的數(shù)據(jù)交換。2數(shù)據(jù)通路的基本結(jié)構(gòu)數(shù)據(jù)通路的基本結(jié)構(gòu)主要有兩種方式：（1）CPU內(nèi)部總線方式：將所有的寄存器的輸入端和輸出端都連接到一條或多條公共的通路上，這種結(jié)構(gòu)比較簡單，但是數(shù)據(jù)傳輸存在較多的沖突現(xiàn)象，性能較低，如果連接各部件的總線只有一條，則稱單總線結(jié)構(gòu)；如果CPU中有兩條或更多的總線，則構(gòu)成雙總線結(jié)構(gòu)和多總線結(jié)構(gòu)。在雙總線或多總線結(jié)構(gòu)中，數(shù)據(jù)的傳遞可以同時(shí)進(jìn)行。 （2）專用數(shù)據(jù)通路方式（不采用CPU內(nèi)部總線方式）：根據(jù)指令執(zhí)行過程中的數(shù)據(jù)和地址的流動(dòng)放心安排連接線路，避免使用共享的總線，性能比較高，但硬件量大。2.3 存儲(chǔ)器的設(shè)計(jì)雙端口存儲(chǔ)器RAM由一片IDT7132（U36）及少量附加控制電路組成。IDT7132是2048字節(jié)的雙端口靜態(tài)隨機(jī)存儲(chǔ)器，本機(jī)實(shí)際使用256字節(jié)。IDT7132兩個(gè)端口可同時(shí)進(jìn)行讀、寫操作。在本機(jī)中，左端口的數(shù)據(jù)連線數(shù)據(jù)總線DBUS，可進(jìn)行讀、寫操作，右端口數(shù)據(jù)和指令總線INS連接，輸出到指令寄存器IR，作為只讀端口使用。存儲(chǔ)器IDT7132有6個(gè)控制引腳：CEL，LRW，OEL，CER，RRW，OER。CEL，LRW，OEL控制左端口讀、寫操作；CER，RRW，OER控制右端口讀、寫操作。CEL為左端口選擇引腳，低有效，為高時(shí)禁止左端口操作；LRW為高時(shí)，左端口進(jìn)行讀操作，LRW為低時(shí)，左端口進(jìn)行寫操作；OER為低時(shí)，將左端口讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上。CER，RRW，OER控制右端口讀、寫操作的方式與CEL，LRW，OER控制左端口讀、寫操作的方式類似，不過右端口讀出的數(shù)據(jù)放到指令總線上而不是數(shù)據(jù)總線上。本機(jī)設(shè)計(jì)中，OER已固定接地，RRW固定接高電平，CER由CER反相產(chǎn)生。當(dāng)CER1時(shí)，右端口讀出數(shù)據(jù)，并放到指令總線INS上；當(dāng)CER0時(shí)，禁止右端口操作。左端口的OEL由LRW經(jīng)反相產(chǎn)生，不需單獨(dú)控制。當(dāng)CEL0且LRW1時(shí)，左端口進(jìn)行讀操作；當(dāng)CER0且LRW0時(shí)，在T3的上升沿開始進(jìn)行寫操作，將數(shù)據(jù)總線上的數(shù)據(jù)寫入存儲(chǔ)器。2.4 微程序控制器設(shè)計(jì)2.4.1寄存器尋址指令控制器設(shè)計(jì)1. 機(jī)器指令格式 表2.1 名稱助記符功能指令格式R7 R6 R5 R4R3 R2R1 R0加法ADD Rd，RsRd+Rs-Rd0 0 0 0RS1 RS0RD1 RD0減法SUB Rd，RsRd-Rs-Rd0 0 0 1RS1 RS0RD1 RD0乘法MUL Rd，RsRd*Rs-Rd0 0 1 0RS1 RS0RD1 RD0邏輯與AND Rd，RsRd&Rs-Rd0 0 1 1RS1 RS0RD1 RD0存數(shù)STA Rd，RsRd-Rs0 1 0 0RS1 RS0RD1 RD0取數(shù)LDA Rd，RsRs-Rd0 1 0 1RS1 RS0RD1 RD0無條件轉(zhuǎn)移指令JMP RsRs-Pc1 0 0 0RS1 RS0X X條件轉(zhuǎn)移JC D若C=1則PC+D-PC1 0 0 1D3 D2D1 D0停機(jī)STP暫停運(yùn)行0 1 1 0X XX X中斷返回IRET返回?cái)帱c(diǎn)1 0 1 0X XX X開中斷INTS允許中斷1 0 1 1X XX X關(guān)中斷INTC禁止中斷1 1 0 0X XX X 2. 控制臺(tái)指令格式表2.2 SWCSWBSWA工作方式000PR， 啟動(dòng)程序001KRD，讀雙端口存儲(chǔ)器010KWE，寫雙端口存儲(chǔ)器011KLD，加載寄存器存器堆100KRR，讀寄存器堆2.4.2寄存器尋址與指令中斷服務(wù)程序1.指令流程分析 本次實(shí)驗(yàn)系統(tǒng)設(shè)計(jì)了12條基本的機(jī)器指令，均為單字長（8位）指令。指令格式如下：R7 R6 R5 R4 R3 R2 R1 R0指令操作碼源操作數(shù)目標(biāo)操作數(shù)2. 微程序控制器組成原理圖圖2-12.5 模型機(jī)的設(shè)計(jì)與調(diào)試2.5.1機(jī)器語言程序數(shù)據(jù)初值設(shè)計(jì)與程序執(zhí)行過程及運(yùn)算結(jié)果（1）存數(shù)讀數(shù)：設(shè)初值R0=10H, 10H（內(nèi)存單元）中的值為10H，執(zhí)行LDA R1,R0，得R1=10H。 設(shè)初始值R0=01H, 01H（內(nèi)存單元）中的值為01H，執(zhí)行LDA R2,R0，得R2=01H。（2）寄存器尋址：設(shè)初值R0=10H, 10H（內(nèi)存單元）中的值為10H，執(zhí)行LDA R1,R0，得R1=10H。 設(shè)初始值R0=01H, 01H（內(nèi)存單元）中的值為01H，執(zhí)行LDA R2,R0，得R2=01H。 設(shè)初始值R3=3CH,執(zhí)行JMP R3。即R3-PC，即地址由3BH轉(zhuǎn)向3CH。 第3章 微程序的設(shè)計(jì)3.1微程序功能說明3.1.1取機(jī)器指令周期及ADD指令執(zhí)行周期微程序代碼 表3-1當(dāng) 前 微 地 址 T J S2 S1 S0 M 1 L D D R 1 W R D L R W C E L # A L U BUS RS BUS # S W BUS # IAR BUS # L D E R M 3 AR1 INC L D A R 1 L D I A R M 4 P C INC PC ADD L D P C L D I R I N T C I N T S P3 P2 P1 P0 A 5 A 4 A 3 A 2 A 1 A 0 00 0 000 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1000 000111 07 0 000 0 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0000 000101 05 0 000 0 0 0 0 1 0 1 1 1 0 0 0 1 0 0 1 0 0 1 0 0 0100 010000 10 0 000 0 1 0 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0000 111011 3B 0 010 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0000 110100 34 0 0000 0 1 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0000 001111 0F 0 0000 0 0 0 1 0 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0010 000101 3.1.2指令流程測(cè)試與調(diào)試1. 接線時(shí)序發(fā)生器的輸入TJI接控制存儲(chǔ)器的輸入TJ?？刂破鞯妮斎隒接運(yùn)算器的ALU的C ?？刂破鞯妮斎隝R7,IR6,IR5,IR4依次指令寄存器的IR的輸出IR7,IR6,IR5,IR4。共6條線。2.控制器的輸出 LDIR(CER),LDPC(LDR4),PC-ADD,PC-INC,M4,LDIAR,LDAR1(LDAR2),AR1-INC,M3,LDER,IAR-BUS#,SW-BUS#,RS-BUS#,ALU-BUS#,CEL#,LRW,WRD,LDDR1(LDDR2),M1(M2),S2,S1,S0依次與數(shù)據(jù)通路的對(duì)應(yīng)信號(hào)連接。共27條線。 令寄存器IR的輸出IRO接雙端口寄存器堆的RDO,WRO,IR1接RD1,WR1,IR2接RS0,IR3接RS1。共 6條線。合上電源，按CLR#按鈕，使試驗(yàn)系統(tǒng)處于初始狀態(tài)。3.用單拍（DP）方式執(zhí)行一遍程序。令DP=1.DB=0.DZ=0.SWA=0.SWB=0.SWC=0令SWC=0。SWB=1.SWA=1 寄存器處于加載狀態(tài)圖3-1 KLD， 加載寄存器堆令SW7-SW0為FFH.按QD.令SW7-SW0為01H.按QD.圖3-2 選用R1通用寄存器令SW7-SW0為3CH，按QD.令SWC=1.SWB=0.SWA=0 (KRR,讀寄存器堆)令SW7-SW0為FFH，按QD.將開關(guān)打到DBUS，讀數(shù)為3CH.圖3-3分析:STA R1,R0.該程序執(zhí)行為把R1的數(shù)給R0.讀出R0的數(shù)為10H.1. 用連續(xù)方式執(zhí)行一遍程序令DP=0.DB=0.DZ=0.SWA=0.SWB=0.SWC=0令SW7-SW0為FFH.按QD.令SW7-SW0為3CH.按QD.令SWC=1.SWB=0.SWA=0令SW7-SW0為FFH，按QD.令SW7-SW0為01H，按QD.將開關(guān)打到DBUS，讀數(shù)為3CH.分析：單拍是DP=1，每次按動(dòng)一次QD，只執(zhí)行一次微指令。 連續(xù)方式是按動(dòng)一次QD，指令全部執(zhí)行完.3.2微程序流程圖圖3-4微程序流程圖 第4章 課程設(shè)計(jì)總結(jié)通過一周的課程設(shè)計(jì)，使我對(duì)計(jì)算機(jī)組成原理這門課程有了更深一層的理解。計(jì)算機(jī)組成原理本身就是一門理論與實(shí)踐緊密結(jié)合的學(xué)科，是計(jì)算機(jī)專業(yè)人員所必須熟練掌握的。 這次課程設(shè)計(jì)我獲益良多，平時(shí)我們能見到的都是計(jì)算機(jī)的外部結(jié)構(gòu)，在計(jì)算機(jī)組成原理的學(xué)習(xí)中，逐步對(duì)計(jì)算機(jī)的內(nèi)部結(jié)構(gòu)有了一些了解，但始終都停留在理論階段。而在本次實(shí)驗(yàn)，讓我們自己設(shè)計(jì)位運(yùn)算器并驗(yàn)證驗(yàn)證運(yùn)算器功能發(fā)生器（74LS181）的組合功能，讓我對(duì)運(yùn)算器的內(nèi)部結(jié)構(gòu)有了更深的了解，并且對(duì)計(jì)算機(jī)組成原理也有了更深層次的理解，同時(shí)這次課程設(shè)計(jì)還鍛煉了我的實(shí)驗(yàn)動(dòng)手能力，也培養(yǎng)了我的認(rèn)真負(fù)責(zé)的科學(xué)態(tài)度。雖然課設(shè)時(shí)間比較短