計算機組成原理課程設計.doc

遼 寧 工 業(yè) 大 學 課 程 設 計 說 明 書 （論文）遼 寧 工 業(yè) 大 學 計算機組成原理 課程設計（論文）題目：一臺模型計算機設計與測試 寄存器尋址流程院（系）： 專業(yè)班級：學 號： 學生姓名： 指導教師： 教師職稱： 起止時間： 課程設計（論文）任務及評語院（系）： 教研室：學 號學生姓名專業(yè)班級課程設計（論文）題目一臺模型計算機設計與測試寄存器尋址流程課程設計（論文）任務將微程序控制器同執(zhí)行部件（整個數據通路）聯(lián)機，組成一臺模型計算機；用微程序控制器控制模型機數據通路；通過CPU運行九條機器指令（排除中斷指令）組成的簡單程序，掌握機器指令與微指令的關系，牢固建立計算機的整機概念。主要設計內容：使用計算機組成原理實驗中的所有電路，包括運算器、存儲器、通用寄存器堆、程序計數器、指令寄存器、微程序控制器等，將幾個模塊組合成為一臺簡單計算機。本次課程設計中，數據通路的控制將由微程序控制器來完成。CPU從內存取出一條機器指令到執(zhí)行指令結束的一個機器指令周期，是由微指令組成的序列來完成的，即一條機器指令對應一個微程序。要求：1、根據題目和實驗箱中的所有電路，設計一臺簡單計算機,并繪制出電路原理圖以及微程序流程圖。2、認真獨立完成所規(guī)定的設計內容(4000字左右)，嚴禁相互抄襲；3、撰寫、打印設計說明書一份。指導教師評語及成績平時成績： 論文質量： 答 辯： 總成績 ： 指導教師簽字： 年 月 日目 錄第1章 一臺模型計算機設計方案11.1 引言11.2 總體方案論述11.2.1從整體上闡述該設計題目實現方案11.2.2系統(tǒng)總體框圖21.2.3各部分功能電路的作用3第2章 系統(tǒng)的硬件設計52.1 系統(tǒng)整體設計方案52.2 數據通路設計52.3 存儲器的設計62.4 微程序控制器設計62.4.1寄存器尋址指令控制器設計62.4.2寄存器尋址與指令中斷服務程序72.5 模型機的設計與調試8第3章 微程序的設計93.1微程序功能說明93.2微程序流程圖12第4章 課程設計總結13參考文獻14第1章 一臺模型計算機設計方案1.1 引言1.題目的意義：本次課程設計可以使用計算機組成原理實驗中的所有電路，包括運算器、存儲器、通用寄存器堆、程序計數器、指令寄存器、微程序控制器等，將幾個模塊組合成為一臺簡單計算機。在前面的實驗中，實驗者本身作為“控制器”，完成數據通路的控制。而在本次課程設計中，數據通路的控制將由微程序控制器來完成。CPU從內存取出一條機器指令到執(zhí)行指令結束的一個機器指令周期，是由微指令組成的序列來完成的，即一條機器指令對應一個微程序。2.應用場合：操作數在寄存器中，由指令操作碼中的rrr三位的值和PSW中RS1及RS0的狀態(tài)，選中某個工作寄存器區(qū)的某個寄存器，然后進行相應的指令操作。 指令所要的操作數已存儲在某寄存器中，或把目標操作數存入寄存器。把在指令中指出所使用寄存器(即：寄存器的助憶符)的尋址方式稱為寄存器尋址方式。3.系統(tǒng)功能：進行寄存器尋址。1.2 總體方案論述1.2.1從整體上闡述該設計題目實現方案了解模型機的硬件系統(tǒng)，根據所提供的模型機的機器指令,畫出用微命令表示的機器指令執(zhí)行流程圖，編寫微程序，編寫機器指令測試程序，在仿真軟件上運行并檢驗所設計的微程序的正確性。為完成上述系統(tǒng)功能，選擇和設計運算器、存儲器、通用寄存器堆、程序計數器、指令寄存器、微程序控制器等電路組成一臺簡單的計算機系統(tǒng)。（1）利用機器指令系統(tǒng)編制簡單程序，要求至少使用其中五條指令，對自己編制的簡單程序進行譯碼，手工匯編成十六進制機器代碼。并根據老師指定完成不同的子標題，即程序中必須包含子標題類型的指令。（2）參考計算機組成原理實驗，再加上中斷系統(tǒng)，完成本次實驗的線路連接。接通電源之前應仔細檢查連接，確認無誤。（3）將上述任務（1）中的程序機器代碼用控制臺操作存入內存中，并根據程序的需要，用數碼開關SW7SW0設置通用寄存器及內存相關單元的數據。（4）從地址20H執(zhí)行程序，在程序執(zhí)行中，按一次控制臺的INTR。進入中斷后，用單拍（DP）方式執(zhí)行，直到返回主程序為止。列表記錄中斷系統(tǒng)中有關信號的變化情況，特別要記錄好斷點地址和R0的值。（5）重復執(zhí)行（4）兩次（6）將RAM中20H的單元內容由指令INTS改為INTC，重作（4），記錄發(fā)生的現象。1.2.2系統(tǒng)總體框圖 圖1.1 系統(tǒng)總體框圖1.2.3各部分功能電路的作用1. 運算器部件是計算機中進行數據加工的部件，其主要功能包括： （1）執(zhí)行數值數據的算術加減乘除等運算,執(zhí)行邏輯數據的與或非等邏輯運算，由一個被稱為 ALU 的線路完成; （2）時存放參加運算的數據和中間結果,使用多個通用寄存器來實現; （3）運算器通常也是數據傳輸的通路 。 2.雙端口存儲器雙端口存儲器RAM由一片IDT7132（U36）及少量附加控制電路組成。IDT7132是2048字節(jié)的雙端口靜態(tài)隨機存儲器，本機實際使用256字節(jié)。IDT7132兩個端口可同時進行讀、寫操作。具有記憶功能，用來保存信息，如數據，指令和運算結果等等。3.地址寄存器AR1和AR2地址寄存器AR1（U37）和AR2(U27,U28)提供雙端口存儲器的地址。AR1 是一片GAL22V10,具有加1功能，提供雙端口存初期左端的第值。AR1從數據總線DBUS接受數據。AR1的控制信號是LDAR1和AR1_INC。當AR1_INC=1是，在T4的上升沿，AR1的值加1。當LDAR1=1時，在T4的上升沿，AR1的值加1；當LDAR1=1時，在T4的上升沿，將數據總線DBUS的數據打入地址寄存器AR1。AR2由2片74HC298組成，月兩個數據輸入端，一個來自程序計數器PC，另一個來自數據總線DBUS。AR2的控制信號是LDAR2和M3。M3選擇數據來源，當M3=1時，選中數據總線DBUS；當M3=0是，選中程序計數器PC。LDAR控制合適接受地址，當LDAR2=1時，在T2的下降沿江選中的數據源上的數據打入AR2。4.指令寄存器IR 指令寄存器IR是一片74HC374(U20)。它的數據端從雙端口存儲器接受數據（指令）。當LDIR=1時，在LDIR=1時，在T4的上升沿將來自雙端口存儲器的指令打入指令寄存器IR保存。指令的操作碼部分應連接到寄存器堆，選擇參與運算的寄存器。在某些情況下，指令的操作數部分也參與新的計算。5.通用寄存器 通用寄存器：是那些你可以根據自己的意愿使用的寄存器，修改他們的值通常不會對計算機的運行造成很大的影響。通用寄存器最多的用途是計算。6.程序計數器程序計數器（PROGRAM COUNTER）是一個二進制16位的程序地址寄存器，專門用來存放下一條需要執(zhí)行的指令在程序存儲器中的地址，能自動加1。CPU執(zhí)行指令時，它根據程序計數器（PC）中的地址從程序存儲器中取出當前需要執(zhí)行的指令碼，并把它送給控制器分析執(zhí)行，隨后程序計數器（PC）中地址碼自動加1，以便為CPU取下一條需要執(zhí)行的指令碼作準備。當下一個指令字節(jié)取出執(zhí)行后，PC又自動加1，這樣，程序計數器一次次加1，指令就被一個字節(jié)一個字節(jié)地執(zhí)行。所以，需要執(zhí)行程序的機器碼必須在程序執(zhí)行前預先一條條地按順序放到程序存儲器中，并為程序計數器設置成程序第一條指令的內存地址。8051程序計數器由16個觸發(fā)器構成，故它的編碼范圍為0000H0FFFFH，共64KB。7.微程序控制器 它主要由控制存儲器、微指令寄存器和地址轉移邏輯三大部分組成。 控制存儲器用來存放實現全部指令系統(tǒng)的微程序，它是一種只讀存儲器。一旦微程序固化，機器運行時則只讀不寫。其工作過程是：每讀出一條微指令，則執(zhí)行這條微指令；接著又讀出下一條微指令，又執(zhí)行這一條微指令。讀出一條微指令并執(zhí) 行微指令的時間總和稱為一個微指令周期。通常，在串行方式的微程序控制器中，微指令周期就是只讀存儲器的工作周期?？刂拼鎯ζ鞯淖珠L就是微指令字的長度，其存儲容量視機器指令系統(tǒng)而定，即取決于微程序的數量。對控制存儲器的要求是速度快，讀出周期要短。 微指令寄存器用來存放由控制存儲器讀出的一條微指令信息。其中微地址寄存器決定將要訪問的下一條微指令的地址，而微命令寄存器則保存一條微指令的操作控制字段和判別測試字段的信息。 地址轉移邏輯 在一般情況下，微指令由控制存儲器讀出后直接給出下一條微指令的地址，通常我們簡稱微地址，這個微地址信息就存放在微地址寄存器中。如果微程序不出現分支，那么下一條微指令的地址就直接由微地址寄存器給出。當微程序出現分支時，意味著微程序出現條件轉移。在這種情況下，通過判別測試字段P和執(zhí)行部件的“狀態(tài)條件”反饋信息，去修改微地址寄存器的內容，并按改好的內容去讀下一條微指令。地址轉移邏輯就承擔自動完成修改微地址的任務。 第2章 系統(tǒng)的硬件設計2.1 系統(tǒng)整體設計方案 總體設計方案中首先要確定整體控制系統(tǒng)的結構和類型。另外總體設計方案中還要包括硬件設計與軟件設計兩大部分，具體設計時一般采用“黑箱”設計方法，就是根據控制要求，將完成控制任務所需的各功能單元、模塊以及控制對象，采用方塊圖表示，從而形成系統(tǒng)的總體框圖?？傮w設計中還應包括控制系統(tǒng)對現場工藝的要求，比如為了安裝某個關鍵的現場儀表，需要改裝某根管道；為了控制方案的實施，需要工藝人員的配合，增加現場氣源等?？傊?，總體方案是整個控制系統(tǒng)設計的關鍵，要實現一個好的設計必然離不開對生產工藝的深入了解以及工藝技術人員的支持與配合。1.硬件總體方案設計 計算機控制系統(tǒng)的硬件總體設計主要包括以下方面的內容：系統(tǒng)的構成方式；現場設備及自動化儀表的選擇；人機接口方式；系統(tǒng)的控制機箱結構設計；抗干擾措施等。2.軟件總體方案設計 軟件總體方案設計的內容主要是確定軟件平臺、軟件結構、任務分解，建立系統(tǒng)的數學模型、控制策略和算法的實現等。3.總體方案文檔 其內容包括：（1）系統(tǒng)的主要功能、技術指標、原理性方框圖及文字說明。（2）控制策略與算法。（3）系統(tǒng)的硬件結構與配置，主要的軟件功能、結構、平臺及實現框圖。（4）方案的比較與選擇。（5）抗干擾措施與可靠性設計。（6）機柜或機箱的結構與外形設計。（7）經費和進度計劃的安排。（8）對現場條件的要求。2.2 數據通路設計1.數據通路：數據在功能部件之間傳送的路徑稱為數據通路。運算器與各寄存器之間的傳送路徑就是中央處理器內部數據通路?！皵祿贰泵枋隽诵畔氖裁吹胤介_始，中間經過哪個寄存器或多路開關，最后傳送到哪個寄存器，都要加以控制。 建立數據通路的任務，是由“操作控制部件”來完成。數據通路的功能是實現CPU內部的運算器和寄存器以及寄存器之間的數據交換。2數據通路的基本結構數據通路的基本結構主要有兩種方式：（1）CPU內部總線方式：將所有的寄存器的輸入端和輸出端都連接到一條或多條公共的通路上，這種結構比較簡單，但是數據傳輸存在較多的沖突現象，性能較低，如果連接各部件的總線只有一條，則稱單總線結構；如果CPU中有兩條或更多的總線，則構成雙總線結構和多總線結構。在雙總線或多總線結構中，數據的傳遞可以同時進行。 （2）專用數據通路方式（不采用CPU內部總線方式）：根據指令執(zhí)行過程中的數據和地址的流動放心安排連接線路，避免使用共享的總線，性能比較高，但硬件量大。2.3 存儲器的設計雙端口存儲器RAM由一片IDT7132（U36）及少量附加控制電路組成。IDT7132是2048字節(jié)的雙端口靜態(tài)隨機存儲器，本機實際使用256字節(jié)。IDT7132兩個端口可同時進行讀、寫操作。在本機中，左端口的數據連線數據總線DBUS，可進行讀、寫操作，右端口數據和指令總線INS連接，輸出到指令寄存器IR，作為只讀端口使用。存儲器IDT7132有6個控制引腳：CEL，LRW，OEL，CER，RRW，OER。CEL，LRW，OEL控制左端口讀、寫操作；CER，RRW，OER控制右端口讀、寫操作。CEL為左端口選擇引腳，低有效，為高時禁止左端口操作；LRW為高時，左端口進行讀操作，LRW為低時，左端口進行寫操作；OER為低時，將左端口讀出的數據放到數據總線DBUS上。CER，RRW，OER控制右端口讀、寫操作的方式與CEL，LRW，OER控制左端口讀、寫操作的方式類似，不過右端口讀出的數據放到指令總線上而不是數據總線上。本機設計中，OER已固定接地，RRW固定接高電平，CER由CER反相產生。當CER1時，右端口讀出數據，并放到指令總線INS上；當CER0時，禁止右端口操作。左端口的OEL由LRW經反相產生，不需單獨控制。當CEL0且LRW1時，左端口進行讀操作；當CER0且LRW0時，在T3的上升沿開始進行寫操作，將數據總線上的數據寫入存儲器。2.4 微程序控制器設計2.4.1寄存器尋址指令控制器設計1. 機器指令格式 表2.1 名稱助記符功能指令格式R7 R6 R5 R4R3 R2R1 R0加法ADD Rd，RsRd+Rs-Rd0 0 0 0RS1 RS0RD1 RD0減法SUB Rd，RsRd-Rs-Rd0 0 0 1RS1 RS0RD1 RD0乘法MUL Rd，RsRd*Rs-Rd0 0 1 0RS1 RS0RD1 RD0邏輯與AND Rd，RsRd&Rs-Rd0 0 1 1RS1 RS0RD1 RD0存數STA Rd，RsRd-Rs0 1 0 0RS1 RS0RD1 RD0取數LDA Rd，RsRs-Rd0 1 0 1RS1 RS0RD1 RD0無條件轉移指令JMP RsRs-Pc1 0 0 0RS1 RS0X X條件轉移JC D若C=1則PC+D-PC1 0 0 1D3 D2D1 D0停機STP暫停運行0 1 1 0X XX X中斷返回IRET返回斷點1 0 1 0X XX X開中斷INTS允許中斷1 0 1 1X XX X關中斷INTC禁止中斷1 1 0 0X XX X 2. 控制臺指令格式表2.2 SWCSWBSWA工作方式000PR， 啟動程序001KRD，讀雙端口存儲器010KWE，寫雙端口存儲器011KLD，加載寄存器存器堆100KRR，讀寄存器堆2.4.2寄存器尋址與指令中斷服務程序1.指令流程分析 本次實驗系統(tǒng)設計了12條基本的機器指令，均為單字長（8位）指令。指令格式如下：R7 R6 R5 R4 R3 R2 R1 R0指令操作碼源操作數目標操作數2. 微程序控制器組成原理圖圖2-12.5 模型機的設計與調試2.5.1機器語言程序數據初值設計與程序執(zhí)行過程及運算結果（1）存數讀數：設初值R0=10H, 10H（內存單元）中的值為10H，執(zhí)行LDA R1,R0，得R1=10H。 設初始值R0=01H, 01H（內存單元）中的值為01H，執(zhí)行LDA R2,R0，得R2=01H。（2）寄存器尋址：設初值R0=10H, 10H（內存單元）中的值為10H，執(zhí)行LDA R1,R0，得R1=10H。 設初始值R0=01H, 01H（內存單元）中的值為01H，執(zhí)行LDA R2,R0，得R2=01H。 設初始值R3=3CH,執(zhí)行JMP R3。即R3-PC，即地址由3BH轉向3CH。 第3章 微程序的設計3.1微程序功能說明3.1.1取機器指令周期及ADD指令執(zhí)行周期微程序代碼 表3-1當 前 微 地 址 T J S2 S1 S0 M 1 L D D R 1 W R D L R W C E L # A L U BUS RS BUS # S W BUS # IAR BUS # L D E R M 3 AR1 INC L D A R 1 L D I A R M 4 P C INC PC ADD L D P C L D I R I N T C I N T S P3 P2 P1 P0 A 5 A 4 A 3 A 2 A 1 A 0 00 0 000 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1000 000111 07 0 000 0 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0000 000101 05 0 000 0 0 0 0 1 0 1 1 1 0 0 0 1 0 0 1 0 0 1 0 0 0100 010000 10 0 000 0 1 0 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0000 111011 3B 0 010 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0000 110100 34 0 0000 0 1 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0000 001111 0F 0 0000 0 0 0 1 0 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0010 000101 3.1.2指令流程測試與調試1. 接線時序發(fā)生器的輸入TJI接控制存儲器的輸入TJ?？刂破鞯妮斎隒接運算器的ALU的C ?？刂破鞯妮斎隝R7,IR6,IR5,IR4依次指令寄存器的IR的輸出IR7,IR6,IR5,IR4。共6條線。2.控制器的輸出 LDIR(CER),LDPC(LDR4),PC-ADD,PC-INC,M4,LDIAR,LDAR1(LDAR2),AR1-INC,M3,LDER,IAR-BUS#,SW-BUS#,RS-BUS#,ALU-BUS#,CEL#,LRW,WRD,LDDR1(LDDR2),M1(M2),S2,S1,S0依次與數據通路的對應信號連接。共27條線。 令寄存器IR的輸出IRO接雙端口寄存器堆的RDO,WRO,IR1接RD1,WR1,IR2接RS0,IR3接RS1。共 6條線。合上電源，按CLR#按鈕，使試驗系統(tǒng)處于初始狀態(tài)。3.用單拍（DP）方式執(zhí)行一遍程序。令DP=1.DB=0.DZ=0.SWA=0.SWB=0.SWC=0令SWC=0。SWB=1.SWA=1 寄存器處于加載狀態(tài)圖3-1 KLD， 加載寄存器堆令SW7-SW0為FFH.按QD.令SW7-SW0為01H.按QD.圖3-2 選用R1通用寄存器令SW7-SW0為3CH，按QD.令SWC=1.SWB=0.SWA=0 (KRR,讀寄存器堆)令SW7-SW0為FFH，按QD.將開關打到DBUS，讀數為3CH.圖3-3分析:STA R1,R0.該程序執(zhí)行為把R1的數給R0.讀出R0的數為10H.1. 用連續(xù)方式執(zhí)行一遍程序令DP=0.DB=0.DZ=0.SWA=0.SWB=0.SWC=0令SW7-SW0為FFH.按QD.令SW7-SW0為3CH.按QD.令SWC=1.SWB=0.SWA=0令SW7-SW0為FFH，按QD.令SW7-SW0為01H，按QD.將開關打到DBUS，讀數為3CH.分析：單拍是DP=1，每次按動一次QD，只執(zhí)行一次微指令。 連續(xù)方式是按動一次QD，指令全部執(zhí)行完.3.2微程序流程圖圖3-4微程序流程圖 第4章 課程設計總結通過一周的課程設計，使我對計算機組成原理這門課程有了更深一層的理解。計算機組成原理本身就是一門理論與實踐緊密結合的學科，是計算機專業(yè)人員所必須熟練掌握的。 這次課程設計我獲益良多，平時我們能見到的都是計算機的外部結構，在計算機組成原理的學習中，逐步對計算機的內部結構有了一些了解，但始終都停留在理論階段。而在本次實驗，讓我們自己設計位運算器并驗證驗證運算器功能發(fā)生器（74LS181）的組合功能，讓我對運算器的內部結構有了更深的了解，并且對計算機組成原理也有了更深層次的理解，同時這次課程設計還鍛煉了我的實驗動手能力，也培養(yǎng)了我的認真負責的科學態(tài)度。雖然課設時間比較短