計(jì)算機(jī)組成原理課設(shè)_定點(diǎn)補(bǔ)碼一位乘法器的設(shè)計(jì).doc

課課 程程 設(shè)設(shè) 計(jì)計(jì) 報(bào)報(bào) 告告 課程設(shè)計(jì)名稱 計(jì)算機(jī)組成原理課程設(shè)計(jì)計(jì)算機(jī)組成原理課程設(shè)計(jì) 課程設(shè)計(jì)題目 定點(diǎn)補(bǔ)碼一位乘法器的設(shè)計(jì)定點(diǎn)補(bǔ)碼一位乘法器的設(shè)計(jì) 院 系 計(jì)算機(jī)學(xué)院 專 業(yè) 計(jì)算機(jī)科學(xué)與技術(shù) 班 級(jí) 學(xué) 號(hào) 姓 名 指導(dǎo)教師 完成日期 2006年12月31日 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 I 目目 錄錄 第第 1 章章 總體設(shè)計(jì)方案總體設(shè)計(jì)方案 1 1 1 補(bǔ)碼乘法器設(shè)計(jì)原理 1 1 2設(shè)計(jì)思路 2 1 3 設(shè)計(jì)環(huán)境 3 第第 2 章章 詳細(xì)設(shè)計(jì)方案詳細(xì)設(shè)計(jì)方案 4 2 1 補(bǔ)碼乘法器電路圖的設(shè)計(jì)與實(shí)現(xiàn) 4 2 1 1 補(bǔ)碼乘法器設(shè)計(jì) 4 2 1 2 器件的選擇與引腳鎖定 5 2 1 3 編譯 綜合 適配 5 2 2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn) 6 2 2 1 兩輸入三選一選擇器模塊的設(shè)計(jì)與實(shí)現(xiàn) 6 2 2 2 半加器模塊的設(shè)計(jì)與實(shí)現(xiàn) 7 2 3 仿真調(diào)試 8 第第 3 章章 編程下載與硬件測(cè)試編程下載與硬件測(cè)試 10 3 1 編程下載 10 3 2 硬件測(cè)試及結(jié)果分析 10 參考文獻(xiàn)參考文獻(xiàn) 12 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 2 章 詳細(xì)設(shè)計(jì)方案 2 第 1 章 總體設(shè)計(jì)方案 1 1 補(bǔ)碼乘法器設(shè)計(jì)原理補(bǔ)碼乘法器設(shè)計(jì)原理 原碼乘法的主要問(wèn)題是符號(hào)位不能參加運(yùn)算 單獨(dú)用一個(gè)異或門產(chǎn)生乘積 的符號(hào)位 故自然提出能否讓符號(hào)數(shù)字化后也參加乘法運(yùn)算 補(bǔ)碼乘法就可以 實(shí)現(xiàn)符號(hào)位直接參加運(yùn)算 布斯 Booth 算法 它采用相加和相減的操作計(jì)算補(bǔ)碼數(shù)據(jù)的乘積 Booth 算 法對(duì)乘數(shù)從低位開(kāi)始判斷 根據(jù)兩個(gè)數(shù)據(jù)位的情況決定進(jìn)行加法 減法還是僅僅 移位操作 BoothBooth 算法操作表示算法操作表示 表表 1 1 11 1 1 S0 S1 操作 說(shuō)明 0 0 無(wú) 處于 0 串中 不需要操 作 0 1 加 x 1 串的結(jié)尾 1 0 減 x 1 串的開(kāi)始 1 1 無(wú) 處于 1 串中 不需要操 作 判斷的兩個(gè)數(shù)據(jù)位為當(dāng)前位及其右邊的位 初始時(shí)需要增加一個(gè)輔助位 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 2 章 詳細(xì)設(shè)計(jì)方案 3 0 移位操作是向右移動(dòng) 判斷被乘數(shù)中的最低位以及右邊的位 輔助位 0 如果 為 00 則只進(jìn)行移位操作 之后在判斷移位之后的最后兩位 如果為 01 則進(jìn) 行 加法操作并進(jìn)行移位操作 如果最后兩位為 10 則進(jìn)行減法操作并移位 這個(gè)減 法操作相當(dāng)于減去 2x 的值 判斷最后的差值 如為 1 則部分積加 X 補(bǔ) 如為 0 則不分積加 0 如為 1 則部分積加 X 補(bǔ) 最后一次不移位 實(shí)現(xiàn)這種補(bǔ)碼乘法規(guī)則時(shí) 在乘數(shù)最末位后面要增加一位補(bǔ)充位 yn 1 開(kāi)始時(shí) 由 ynyn 1 判斷第一步該怎么操作 然后再由 yn 1 yn 判斷第二步該 怎么操作 因?yàn)槊孔鲆徊揭乙埔晃?故做完第一步后 yn 1 yn 正好移到 原來(lái) ynyn 1 的位置上 依此類推 每步都要用 ynyn 1 位置進(jìn)行判斷 我們將 這兩位稱為判斷位 如果判斷位 ynyn 1 01 則 yi 1 yi 1 做加 x 補(bǔ)操作 如果判斷位 yn yn 1 10 則 yi 1 yi 1 做加 x 補(bǔ) 操作 如果判斷位 yn yn 1 11 或 00 則 yi 1 yi 0 zi 加 0 即保持不 變 BoothBooth 乘法算法的流程圖乘法算法的流程圖 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 2 章 詳細(xì)設(shè)計(jì)方案 4 下面為補(bǔ)碼設(shè)計(jì)原理框圖 用加法器 移位寄存器 計(jì)數(shù)器 多路開(kāi)關(guān) 和控制電路實(shí)現(xiàn)補(bǔ)碼乘法 如圖 1 1 圖圖 1 11 1 補(bǔ)碼乘法原理框圖補(bǔ)碼乘法原理框圖 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 2 章 詳細(xì)設(shè)計(jì)方案 5 1 2設(shè)計(jì)思路設(shè)計(jì)思路 根據(jù)補(bǔ)碼一位乘法運(yùn)算規(guī)則 1 如果 yn yn 1 部分積 zi 加 0 再右移一位 2 如果 yn yn 1 01 部分積加 x 補(bǔ) 再右移一位 3 如 果 yn yn 1 10 部分積加 x 補(bǔ) 再右移一位 這樣重復(fù)進(jìn)行 n 1 步 但 最后一步不移位 包括一位符號(hào)位 所得乘積為 2n 1 位 其中 n 為尾數(shù)位 數(shù) 設(shè)計(jì)一個(gè)二輸入三選一選擇器對(duì)可能的三種情況進(jìn)行選擇 當(dāng)選擇器中輸入為 Yi Yi 1 為 00 或者 11 時(shí) 由一寄存器一端接 GND 另一 端對(duì)其進(jìn)行零輸入 當(dāng)選擇器中輸入為 Yi Yi 1 為 01 時(shí) 對(duì)其進(jìn)行 X 補(bǔ)輸入 當(dāng)選擇器中輸入為 Yi Yi 1 為 10 時(shí) 對(duì) X 補(bǔ)輸入端加一非門和一加法器對(duì) 其進(jìn)行取反加 1 輸入 輸出結(jié)果與一個(gè)一端接 GND 初始置零的寄存器相連接于一個(gè)加法器 實(shí)現(xiàn)部 分積加法運(yùn)算 計(jì)算結(jié)果存放于兩個(gè)相同的移位寄存器中 當(dāng)部分積相加之后 由兩個(gè)移位 寄存器同時(shí)對(duì)部分積的和進(jìn)行移位操作 最后由兩個(gè)移位寄存器的輸出端連接至選擇器重新選擇進(jìn)行循環(huán)操作 直到 部分積移位結(jié)束 1 3 設(shè)計(jì)環(huán)境設(shè)計(jì)環(huán)境 硬件環(huán)境 偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀 XCV200 實(shí)驗(yàn)板 微 機(jī) EDA 環(huán)境 Xilinx foundation f3 1 設(shè)計(jì)軟件 COP2000 仿真軟件 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 2 章 詳細(xì)設(shè)計(jì)方案 6 第 2 章 詳細(xì)設(shè)計(jì)方案 2 1 補(bǔ)碼乘法器電路圖的設(shè)計(jì)與實(shí)現(xiàn)補(bǔ)碼乘法器電路圖的設(shè)計(jì)與實(shí)現(xiàn) 頂層方案圖實(shí)現(xiàn)選擇器的邏輯功能 采用原理圖設(shè)計(jì)輸入方式完成 電路實(shí) 現(xiàn)基于 XCV200 可編程邏輯芯片 在完成原理圖的功能設(shè)計(jì)后 把輸入 輸出信號(hào) 安排到 XCV200 指定的引腳上去 實(shí)現(xiàn)芯片的引腳鎖定 2 1 1 補(bǔ)碼乘法器設(shè)計(jì)補(bǔ)碼乘法器設(shè)計(jì) 補(bǔ)碼乘法器主要由一個(gè)三選一數(shù)據(jù)選擇器組裝而成的一個(gè)完整的設(shè)計(jì)實(shí) 體 其實(shí)現(xiàn)補(bǔ)碼一位乘功能 其與原碼一位乘有如下區(qū)別 被乘數(shù)的符號(hào)和 乘數(shù)的符號(hào)都參加運(yùn)算 乘數(shù)寄存器 R1 有附加位 yn 1 其初始狀態(tài)為 0 當(dāng)乘數(shù)和部分積每次右移時(shí) 部分積最低位移至 R1 的首位位置 故 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 2 章 詳細(xì)設(shè)計(jì)方案 7 R1 必須是具有右移功能的寄存器 被乘數(shù)寄存器 R2 的每一位用原碼 即觸 發(fā)器 Q 端 或反碼 即觸發(fā)器 Q 端 經(jīng)多路開(kāi)關(guān)傳送到加法器對(duì)應(yīng)位的一個(gè) 輸入端 而開(kāi)關(guān)的控制位由和 yn 的 yn 1 輸出譯碼器產(chǎn)生 當(dāng) ynyn 1 01 時(shí) 送 x 補(bǔ) 當(dāng) ynyn 1 10 時(shí) 送 x 補(bǔ) 即送的反碼且在加法器最末位上加 1 R0 保存部分積 它也是具有右移功能的移位寄存器 其符號(hào)位與加 法器 f 符號(hào)位始終一致 當(dāng)計(jì)數(shù)器 i n 1 時(shí) 封鎖 LD R0 和 LD R1 控制信號(hào) 使最后一位不移位 補(bǔ)碼乘法器由加法器 移位寄存器 寄存 器 計(jì)數(shù)器 多路開(kāi)關(guān) 和控制電路實(shí)現(xiàn)補(bǔ)碼乘法 可利用 Xilinx ISE ECS 模塊實(shí)現(xiàn)頂層圖形文件的設(shè)計(jì) 通過(guò)認(rèn)真分析和同學(xué)共同研討 得到乘法器 電路圖 如圖 2 1 所示 圖圖 2 12 1 補(bǔ)碼一位乘具體實(shí)現(xiàn)芯片連接圖補(bǔ)碼一位乘具體實(shí)現(xiàn)芯片連接圖 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 2 章 詳細(xì)設(shè)計(jì)方案 8 2 1 2 器件的選擇與引腳鎖定器件的選擇與引腳鎖定 1 器件的選擇 器件的選擇 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 2 章 詳細(xì)設(shè)計(jì)方案 9 由于硬件設(shè)計(jì)環(huán)境是基于偉福 COP2000 型計(jì)算機(jī)組成原理實(shí)驗(yàn)儀和 XCV200 實(shí)驗(yàn)板 故采用的目標(biāo)芯片為 Xlinx XCV200 可編程邏輯芯片 2 引腳鎖定 引腳鎖定 輸入信號(hào)輸入信號(hào)XCV200 芯片引腳芯片引腳 K0103 K1102 K2101 K3100 K4097 K5096 K6095 乘數(shù)末尾八位乘數(shù)末尾八位 輸入端輸入端 S0 K7094 K0087 K1086 K2085 K3084 K4082 K5081 K6080 乘數(shù)末尾八位乘數(shù)末尾八位 輸入端輸入端 S1 K7079 2 1 3 編譯 綜合 適配編譯 綜合 適配 利用 Xilinx ISE 編譯器對(duì)頂層圖形文件進(jìn)行編譯 綜合 優(yōu)化 邏輯分割 適配和布線 生成可供時(shí)序仿真的文件和器件下載編程文件 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 2 章 詳細(xì)設(shè)計(jì)方案 10 2 2 功能模塊的設(shè)計(jì)與實(shí)現(xiàn)功能模塊的設(shè)計(jì)與實(shí)現(xiàn) 二輸入三選一選擇器 兩個(gè)寄存器 一個(gè)加法器和一個(gè)非門共同實(shí)現(xiàn)數(shù)據(jù)選 擇功能 其中一個(gè)寄存器和選擇器一端相連起零輸入作用 選擇器一端輸入 X 補(bǔ) 將該端連接一非門和一個(gè)加一的加法器輸出端連接至選擇器 2 2 1 兩輸入三選一選擇器模塊的設(shè)計(jì)與實(shí)現(xiàn)兩輸入三選一選擇器模塊的設(shè)計(jì)與實(shí)現(xiàn) 兩輸入數(shù)據(jù)選擇器的兩個(gè)輸入分別用 s0 s1 表示 輸出用 q 表示 形成的 VHDL 程序用 ORM2 VHD 表示 其設(shè)計(jì)過(guò)程如下 1 創(chuàng)建 創(chuàng)建 VHDL 源文件源文件 module prc a b c s0 s1 q input 7 0 a wire 7 0 a input 7 0 b wire 7 0 c input 7 0 c wire 7 0 c input s0 input s1 wire s0 s1 output 7 0 q reg 7 0 q always s0 or s1 or a or b or c begin if s0 1 b0 else if s0 1 b0 else if s0 1 b1 else q 7 0 a 7 0 end endmodule 2 創(chuàng)建元件圖形符號(hào) 創(chuàng)建元件圖形符號(hào) 為了能在圖形編輯器 原理圖設(shè)計(jì)輸入方式 中調(diào)用此兩輸入三選一數(shù)據(jù)選 擇器 需要為 ORM2 創(chuàng)建一個(gè)元件圖形符號(hào) 可用 Xilinx ISE 編譯器的 Create 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 2 章 詳細(xì)設(shè)計(jì)方案 11 Symbol 模塊實(shí)現(xiàn) 3 功能仿真 功能仿真 對(duì)創(chuàng)建的三選一數(shù)據(jù)選擇器元件進(jìn)行功能仿真 驗(yàn)證其功能的正確性 可用 Xilinx ISE 編譯器的 Simulator 模塊實(shí)現(xiàn) 2 創(chuàng)建元件圖形符號(hào) 創(chuàng)建元件圖形符號(hào) 為了能在圖形編輯器 原理圖設(shè)計(jì)輸入方式 中調(diào)用此半加器 需要為 H ADDER 創(chuàng)建一個(gè)元件圖形符號(hào) 可用 Xilinx ISE 編譯器的 Create Symbol 模塊 實(shí)現(xiàn) 3 功能仿真 功能仿真 對(duì)創(chuàng)建的半加器元件 H ADDER 進(jìn)行功能仿真 驗(yàn)證其功能的正確性 可用 Xilinx ISE 編譯器的 Simulator 模塊實(shí)現(xiàn) 2 3 仿真調(diào)試仿真調(diào)試 仿真調(diào)試主要驗(yàn)證設(shè)計(jì)電路邏輯功能 時(shí)序的正確性 本設(shè)計(jì)中主要采用功 能仿真方法對(duì)設(shè)計(jì)的電路進(jìn)行仿真 1 建立仿真波形文件及仿真信號(hào)選擇 建立仿真波形文件及仿真信號(hào)選擇 功能仿真時(shí) 首先建立仿真波形文件 選擇仿真信號(hào) 對(duì)選定的輸入信號(hào)設(shè) 置參數(shù) 選定的仿真信號(hào)和設(shè)置的參數(shù)如表所示 輸入信號(hào)輸入信號(hào)輸出信號(hào)輸出信號(hào) S0S0S1S1q q CCCC5858DCDC 020218183636 010185858585 818185850505 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 2 章 詳細(xì)設(shè)計(jì)方案 12 2 功能仿真結(jié)果與分析 功能仿真結(jié)果與分析 圖圖 2 3 12 3 1 補(bǔ)碼乘法器仿真波形圖補(bǔ)碼乘法器仿真波形圖 由表 2 3 1 和圖 2 3 1 所示信息對(duì)比可知 仿真正確 能實(shí)現(xiàn)補(bǔ)碼一位乘法計(jì) 算功能 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 3 章 編程下載與硬件測(cè)試 13 第 3 章 編程下載與硬件測(cè)試 3 1 編程下載編程下載 利用 Xilinx ISE 的編程下載功能 將得到的 bin 文件下載到 XCV200 實(shí)驗(yàn)板 的 XCV200 可編程邏輯芯片中 3 2 硬件測(cè)試及結(jié)果分析硬件測(cè)試及結(jié)果分析 利用 XCV200 實(shí)驗(yàn)板進(jìn)行硬件功能測(cè)試 三選一數(shù)據(jù)選擇器的輸入數(shù)據(jù)通過(guò) XCV200 實(shí)驗(yàn)板的輸入開(kāi)關(guān)實(shí)現(xiàn) 輸出數(shù)據(jù)通過(guò) XCV200 實(shí)驗(yàn)板的 LED 指示燈實(shí) 現(xiàn) 其對(duì)應(yīng)關(guān)系如表 3 1 所示 表表 3 2 1 XCV200 實(shí)驗(yàn)板信號(hào)對(duì)應(yīng)關(guān)系實(shí)驗(yàn)板信號(hào)對(duì)應(yīng)關(guān)系 XCV200XCV200芯片引腳信號(hào)芯片引腳信號(hào)XCV200XCV200實(shí)驗(yàn)板實(shí)驗(yàn)板 S0 K1 S1K2 q LED1 輸入數(shù)據(jù) 逐個(gè)測(cè)試輸出結(jié)果 即用 XCV200 實(shí)驗(yàn)板的開(kāi)關(guān) K1 K2 輸入數(shù) 據(jù) 同時(shí)觀察 LED1 的輸出 得到如表 3 2 所示的硬件測(cè)試結(jié)果 表表 3 2 13 2 1 硬件測(cè)試結(jié)果硬件測(cè)試結(jié)果 輸輸 入入 信信 號(hào)號(hào)輸輸 出出 信信 號(hào)號(hào) K1 K2LED1 CC58DC 對(duì)表 3 2 1 與表 1 1 1 的內(nèi)容進(jìn)行對(duì)比 可以看出硬件測(cè)試結(jié)果是正確的 說(shuō)明電路設(shè)計(jì) 完全正確 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 第 3 章 編程下載與硬件測(cè)試 14 沈陽(yáng)航空工業(yè)學(xué)院課程設(shè)計(jì)報(bào)告 附 錄 15 參考文獻(xiàn) 1 曹昕燕 EDA 技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì) M 北京 清華大學(xué)出版社 2006 2 范延濱 微型計(jì)算機(jī)系統(tǒng)原理 接口與 EDA 設(shè)計(jì)技術(shù) M 北京 北京郵電大 學(xué)出版社 2006 3 王愛(ài)英 計(jì)算機(jī)組成與結(jié)構(gòu) 第 4 版 M 北京 清華大學(xué)出版社 2006 4 胡越明 計(jì)算機(jī)組成與設(shè)計(jì) M 北京 科學(xué)出版社 2006 5 廖裕評(píng) 陸瑞強(qiáng) CPLD 數(shù)字電路設(shè)計(jì) 使用 MAX PLUS M 北京 清華大學(xué)出 版社 2001 217 221 課程設(shè)計(jì)總結(jié) 課程設(shè)計(jì)總結(jié) 本次實(shí)驗(yàn)有接觸到了新的硬件語(yǔ)言 VERILOG 語(yǔ)言并不是做電路的 關(guān)鍵 最重要是對(duì)基本器件的靈活運(yùn)用 和邏輯框圖的生成 這些是我們 應(yīng)該具備的基本的能力 從而一步一步完成電路的搭建 經(jīng)過(guò)一學(xué)期課堂 上理論的學(xué)習(xí) 對(duì)計(jì)算機(jī)的硬件結(jié)構(gòu)有了初步的了解 對(duì)計(jì)算機(jī)并不一定 有深刻的理解 通過(guò)做實(shí)驗(yàn)?zāi)軐W(xué)到書本上面沒(méi)的東西 有增強(qiáng)了自己的動(dòng) 手能力 我的課設(shè)題目為