LVDS簡介+V1.0.doc

Error! No text of specified style in document.LVDS簡介 / V1.0LVDS簡介文件編號(hào)TEST-TG-HG004版 本 號(hào)V1.0審批姓名簽字日期編寫徐大鵬2011-10-20審核批準(zhǔn)文件變更記錄版本修訂原因修訂內(nèi)容修訂人日 期修訂章節(jié)修訂類型修訂描述1.0創(chuàng)建所有ALLALL創(chuàng)建所有徐大鵬2011-10-20注釋：修訂類型： A 增加 M 修改 D 刪除目 錄1前言42引用文件43基本概念44主要內(nèi)容44.1LVDS工作原理介紹44.2LVDS系統(tǒng)設(shè)計(jì)54.2.1PCB板54.2.2終端64.2.3未使用的管腳64.2.4媒質(zhì)（電纜和連接器）選擇64.2.5在噪聲環(huán)境中提高可靠性設(shè)計(jì)74.3LVDS系統(tǒng)的測(cè)試74.3.1高速串行LVDS信號(hào)質(zhì)量測(cè)試74.3.2高速互連電纜和PCB的阻抗測(cè)試85小結(jié)86附件91 前言當(dāng)前，液晶顯示屏普遍采用LVDS接口，我司的MMI項(xiàng)目中也使用到了觸摸屏，這里介紹了LVDS技術(shù)的原理和應(yīng)用，并討論了在單板和系統(tǒng)設(shè)計(jì)中應(yīng)用LVDS時(shí)的布線技巧和測(cè)試方法，給予硬件開發(fā)設(shè)計(jì)和測(cè)試人員提供參考。2 引用文件網(wǎng)絡(luò)3 基本概念LVDS：Low Voltage Differential Signaling，低電壓差分信號(hào)4 主要內(nèi)容4.1 LVDS工作原理介紹LVDS接口，這是一種單工方式，必要時(shí)也可使用半雙工、多點(diǎn)配置方式，但一般在噪聲較小、距離較短的情況下才適用。此技術(shù)擁有330mV的低壓差分信號(hào)（250mVMIN NAND 450mVMAX），每個(gè)點(diǎn)到點(diǎn)連接的差分對(duì)由一個(gè)驅(qū)動(dòng)器、互連器和接收器組成。驅(qū)動(dòng)器和接收器主要完成TTL信號(hào)和LVDS信號(hào)之間的轉(zhuǎn)換?；ミB器包含電纜、PCB上差分導(dǎo)線對(duì)以及匹配電阻。驅(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線對(duì)的電流源組成通常電流為3.5mA；接收器具有很高的輸入阻抗，因此驅(qū)動(dòng)器輸出的電流大部分都流過100的匹配電阻，并在接收器的輸入端產(chǎn)生大約350mV的電壓。當(dāng)驅(qū)動(dòng)器翻轉(zhuǎn)時(shí)，它改變流經(jīng)電阻的電流方向，因此產(chǎn)生有效的邏輯1和邏輯0狀態(tài)。不管使用的LVDS傳輸媒質(zhì)是PCB線對(duì)還是電纜，都必須采取措施防止信號(hào)在媒質(zhì)終端發(fā)生反射，同時(shí)減少電磁干擾。LVDS要求使用一個(gè)與媒質(zhì)相匹配的終端電阻（10020），該電阻終止了環(huán)流信號(hào)，在PCB布線時(shí)，應(yīng)該將它盡可能靠近接收器輸入端放置。LVDS驅(qū)動(dòng)器能以超過155.5Mbps的速度驅(qū)動(dòng)雙絞線對(duì)，距離超過。對(duì)速度的實(shí)際限制是： 送到驅(qū)動(dòng)器的TTL數(shù)據(jù)的速度； 媒質(zhì)的帶寬性能。通常在驅(qū)動(dòng)器側(cè)使用復(fù)用器、在接收器側(cè)使用解復(fù)用器來實(shí)現(xiàn)多個(gè) TTL信道和一個(gè)LVDS信道的復(fù)用轉(zhuǎn)換，以提高信號(hào)速率，降低功耗。并減少傳輸媒質(zhì)和接口數(shù)，降低設(shè)備復(fù)雜性。LVDS接收器可以承受至少1V的驅(qū)動(dòng)器與接收器之間的地的電壓變化。由于LVDS驅(qū)動(dòng)器典型的偏置電壓為+1.2V，地的電壓變化、驅(qū)動(dòng)器偏置電壓以及輕度耦合到的噪聲之和，在接收器的輸入端相對(duì)于接收器的地是共模電壓。這個(gè)共模范圍是：+0.2V+2.2V。建議接收器的輸入電壓范圍為：0V+ 2.4V。 4.2 LVDS系統(tǒng)設(shè)計(jì)LVDS系統(tǒng)的設(shè)計(jì)要求設(shè)計(jì)者應(yīng)具備超高速單板設(shè)計(jì)的經(jīng)驗(yàn)并了解差分信號(hào)的理論。設(shè)計(jì)高速差分板并不很困難，下面將簡要介紹一下設(shè)計(jì)時(shí)需要注意的地方：4.2.1 PCB板1. 至少使用層PCB板（從頂層到底層）：LVDS信號(hào)層、地層、電源層、TTL信號(hào)層；2. 使TTL信號(hào)和LVDS信號(hào)相互隔離，否則TTL可能會(huì)耦合到LVDS線上，最好將TTL和LVDS信號(hào)放在由電源地層隔離的不同層上或至少與其它信號(hào)線留有15mil的間距；3. 使LVDS驅(qū)動(dòng)器和接收器盡可能地靠近連接器的LVDS端；4. 使用分布式的多個(gè)電容來旁路LVDS設(shè)備，表貼電容靠近電源地層管腳放置；5. 電源層和地層應(yīng)使用粗線，不要使用50布線規(guī)則6. 保持PCB地線層返回路徑寬而短；7. 應(yīng)利用地層返回銅線的電纜連接兩個(gè)系統(tǒng)的地層；8. 使用多過孔(至少兩個(gè))連接到電源層(線)和地層(線)，表面貼電容可以直接焊接到過孔焊盤以減少線頭。9. 使用與傳輸媒質(zhì)的差分阻抗和終端電阻相匹配的受控阻抗線，并且使差分線對(duì)離開集成芯片后立刻盡可能地相互靠近（距離小于il），這樣能減少反射并能確保耦合到的噪聲為共模噪聲；10. 使差分線對(duì)的長度相互匹配以減少信號(hào)扭曲，防止引起信號(hào)間的相位差而導(dǎo)致電磁輻射；11. 不要僅僅依賴自動(dòng)布線功能，而應(yīng)仔細(xì)修改以實(shí)現(xiàn)差分阻抗匹配并實(shí)現(xiàn)差分線的隔離；12. 盡量減少過孔和其它會(huì)引起線路不連續(xù)性的因素；13. 避免將導(dǎo)致阻值不連續(xù)性的90走線，使用圓弧或45折線來代替；14. 在差分線對(duì)內(nèi)，兩條線之間的距離應(yīng)盡可能短，以保持接收器的共模抑制能力。在印制板上，兩條差分線之間的距離應(yīng)盡可能保持一致，以避免差分阻抗的不連續(xù)性。4.2.2 終端1. 使用終端電阻實(shí)現(xiàn)對(duì)差分傳輸線的最大匹配，阻值一般在90130之間，系統(tǒng)也需要此終端電阻來產(chǎn)生正常工作的差分電壓；2. 最好使用精度2%的表貼電阻跨接在差分線上，必要時(shí)也可使用兩個(gè)阻值各為50的電阻，并在中間通過一個(gè)電容接地，以濾去共模噪聲。4.2.3 未使用的管腳所有未使用的LVDS接收器輸入管腳懸空，所有未使用的LVDS和TTL輸出管腳懸空，將未使用的TTL發(fā)送驅(qū)動(dòng)器輸入和控制使能管腳接電源或地。4.2.4 媒質(zhì)（電纜和連接器）選擇1. 使用受控阻抗媒質(zhì)，差分阻抗約為100，不會(huì)引入較大的阻抗不連續(xù)性；2. 就減少噪聲和提高信號(hào)質(zhì)量而言，平衡電纜（如雙絞線對(duì)）通常比非平衡電纜好；3. 電纜長度小于0.5m時(shí)，大部分電纜都能有效工作，距離在0.5m10m之間時(shí),CAT 3(Categiory 3)雙絞線對(duì)電纜效果好、便宜并且容易買到，距離大于10m并且要求高速率時(shí)，建議使用CAT 5雙絞線對(duì)。4.2.5 在噪聲環(huán)境中提高可靠性設(shè)計(jì)LVDS 接收器在內(nèi)部提供了可靠性線路，用以保護(hù)在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是，當(dāng)驅(qū)動(dòng)器三態(tài)或者接收器上的電纜沒有連接到驅(qū)動(dòng)器上時(shí)，它并沒有提供在噪聲環(huán)境中的可靠性保證。在此情況下，電纜就變成了浮動(dòng)的天線，如果電纜感應(yīng)到的噪聲超過LVDS內(nèi)部可靠性線路的容限時(shí)，接收器就會(huì)開關(guān)或振蕩。如果此種情況發(fā)生，建議使用平衡或屏蔽電纜。另外，也可以外加電阻來提高噪聲容限。如果使用內(nèi)嵌在芯片中的LVDS收發(fā)器，由于一般都有控制收發(fā)器是否工作的機(jī)制，因而這種懸置不會(huì)影響系統(tǒng)。 4.3 LVDS系統(tǒng)的測(cè)試對(duì)于LVDS系統(tǒng)的測(cè)試，主要涉及以下幾個(gè)方面：1. 高速串行LVDS信號(hào)質(zhì)量測(cè)試，用于保證LVDS信號(hào)的正確傳輸；2. 高速互連電纜和PCB的阻抗測(cè)試，用于保證傳輸鏈路的信號(hào)完整性；3. 系統(tǒng)誤碼率測(cè)試，用于驗(yàn)證系統(tǒng)實(shí)際傳輸?shù)恼`碼率。4.3.1 高速串行LVDS信號(hào)質(zhì)量測(cè)試在數(shù)據(jù)傳輸過程中，還必須有時(shí)鐘信號(hào)的參與，LVDS接口無論傳輸數(shù)據(jù)還是傳輸時(shí)鐘，都采用差分信號(hào)對(duì)的形式進(jìn)行傳輸。所謂信號(hào)對(duì)，是指LVDS接口電路中，每一個(gè)數(shù)據(jù)傳輸通道或時(shí)鐘傳輸通道的輸出都為兩個(gè)信號(hào)（正輸出端和負(fù)輸出端）。LVDS發(fā)送芯片將以并行方式輸入的TTL電平RGB數(shù)據(jù)信號(hào)轉(zhuǎn)換成串行的LVDS信號(hào)后，直接送往液晶面板側(cè)的LVDS接收芯片。LVDS發(fā)送芯片的輸出是低擺幅差分對(duì)信號(hào)，一般包含一個(gè)通道的時(shí)鐘信號(hào)和幾個(gè)通道的串行數(shù)據(jù)信號(hào)。由于LVDS發(fā)送芯片是以差分信號(hào)的形式進(jìn)行輸出，因此，輸出信號(hào)為兩條線，一條線輸出正信號(hào)，另一條線輸出負(fù)信號(hào)。高速串行LVDS信號(hào)質(zhì)量測(cè)試的測(cè)試項(xiàng)目通常為：眼圖、模板測(cè)試；抖動(dòng)分析測(cè)試。對(duì)于眼圖、模板的測(cè)試，需要借助高端示波器及高速串行數(shù)據(jù)分析軟件，對(duì)于模板測(cè)試失敗的波形，示波器還有一個(gè)非常獨(dú)特的功能：失效bit定位，即可以將模板測(cè)試的波形展開，看到造成模板測(cè)試的各個(gè)特定的bit，這對(duì)于定位問題的原因非常有用。LVDS信號(hào)出問題也有一半的原因都是由于時(shí)鐘的抖動(dòng)。時(shí)鐘和信號(hào)中抖動(dòng)的成因是很復(fù)雜的，總的抖動(dòng)成分TJ中包含了確定性抖動(dòng)DJ和隨機(jī)抖動(dòng)RJ，而DJ和RJ又分別是由很多因素構(gòu)成，典型的測(cè)試設(shè)備如泰克DPO7000示波器。4.3.2 高速互連電纜和PCB的阻抗測(cè)試在較低數(shù)據(jù)速率時(shí)，驅(qū)動(dòng)器和接收機(jī)一般用時(shí)導(dǎo)致信號(hào)完整性問題的主要因素。從邏輯電平0 到邏輯電平1 的數(shù)據(jù)上升時(shí)間已不到100 ps，當(dāng)這么高速的信號(hào)在傳輸線路上傳輸時(shí)會(huì)形成微波傳輸線效應(yīng)，這些傳輸線效應(yīng)對(duì)于信號(hào)的影響會(huì)更加復(fù)雜。一般用時(shí)域分析來描述這些物理層結(jié)構(gòu)的特征，為了獲得一個(gè)完整的時(shí)域信息，必須要測(cè)試反射和傳輸中的階躍和脈沖相應(yīng)。隨著信號(hào)頻率的提高，通常還必須在所有可能的工作模式下進(jìn)行頻域分析，以全面描述物理層結(jié)構(gòu)的特征。S參數(shù)模型說明了這些數(shù)字電路所展示出的模擬特點(diǎn)，如不連續(xù)點(diǎn)反射、頻率相關(guān)損耗、串