電子技術(shù)實(shí)驗(yàn)報(bào)告4-組合邏輯電路的設(shè)計(jì)與測試.doc

電子技術(shù)實(shí)驗(yàn)報(bào)告4組合邏輯電路的設(shè)計(jì)與測試系別課程名稱 電子技術(shù)實(shí)驗(yàn)班級實(shí)驗(yàn)名稱實(shí)驗(yàn)四 組合邏輯電路的設(shè)計(jì)與測試姓名實(shí)驗(yàn)時(shí)間學(xué)號指導(dǎo)教師報(bào) 告 內(nèi) 容一、實(shí)驗(yàn)?zāi)康暮腿蝿?wù)1. 掌握組合邏輯電路的分析與設(shè)計(jì)方法。2. 加深對基本門電路使用的理解。二、實(shí)驗(yàn)原理介紹1、組合電路是最常用的邏輯電路，可以用一些常用的門電路來組合完成具有其他功能的門電路。例如，根據(jù)與門的邏輯表達(dá)式Z= AB = 得知，可以用兩個(gè)非門和一個(gè)或非門組合成一個(gè)與門，還可以組合成更復(fù)雜的邏輯關(guān)系。2、分析組合邏輯電路的一般步驟是：(1) 由邏輯圖寫出各輸出端的邏輯表達(dá)式；(2) 化簡和變換各邏輯表達(dá)式；(3) 列出真值表；(4) 根據(jù)真值表和邏輯表達(dá)式對邏輯電路進(jìn)行分析，最后確定其功能。3、設(shè)計(jì)組合邏輯電路的一般步驟與上面相反，是：(1) 根據(jù)任務(wù)的要求，列出真值表；(2) 用卡諾圖或代數(shù)化簡法求出最簡的邏輯表達(dá)式；(3) 根據(jù)表達(dá)式，畫出邏輯電路圖，用標(biāo)準(zhǔn)器件構(gòu)成電路；(4) 最后，用實(shí)驗(yàn)來驗(yàn)證設(shè)計(jì)的正確性。4、組合邏輯電路的設(shè)計(jì)舉例(1) 用“與非門”設(shè)計(jì)一個(gè)表決電路。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)“1”時(shí)，輸出端才為“1”。設(shè)計(jì)步驟：根據(jù)題意，列出真值表如表13-1所示，再填入卡諾圖表13-2中。表13-1 表決電路的真值表表13-2 表決電路的卡諾圖然后，由卡諾圖得出邏輯表達(dá)式，并演化成“與非”的形式： 最后，畫出用“與非門”構(gòu)成的邏輯電路如圖13-1所示：圖13-1 表決電路原理圖輸入端接至邏輯開關(guān)（撥位開關(guān)）輸出插口，輸出端接邏輯電平顯示端口，自擬真值表，逐次改變輸入變量，驗(yàn)證邏輯功能。三、實(shí)驗(yàn)內(nèi)容和數(shù)據(jù)記錄1、設(shè)計(jì)一個(gè)四人無棄權(quán)表決電路(多數(shù)贊成則提議通過，即三人以上包括三人)，要求用2四輸入與非門來實(shí)現(xiàn)。用74LS20實(shí)現(xiàn)邏輯函數(shù)的接線圖實(shí)驗(yàn)測得真值表如下：DCBAZ00000000100010000110010000101001101011101000010010101001011111000110111110111111四、實(shí)驗(yàn)結(jié)論與心得1. 該實(shí)驗(yàn)存在一定測量誤差，誤差來源于電路箱中得誤差，但是誤差實(shí)驗(yàn)允許范圍內(nèi)，故該實(shí)驗(yàn)有效。2.實(shí)驗(yàn)測得的設(shè)計(jì)的邏輯電路所測出來的真值表與實(shí)驗(yàn)原理里的真值表相同，所以該實(shí)驗(yàn)設(shè)計(jì)得非常成功和合理。3該實(shí)驗(yàn)應(yīng)該注意芯片之間的聯(lián)線，同時(shí)熟練掌握74LS2