數(shù)字邏輯電路測(cè)試與設(shè)計(jì)習(xí)題冊(cè)(一).doc

編者按：本習(xí)題冊(cè)根據(jù)數(shù)字邏輯電路測(cè)試與設(shè)計(jì)工程式教案地內(nèi)容,總結(jié)歸納了本課程需要掌握地主要知識(shí)點(diǎn),并針對(duì)各個(gè)知識(shí)點(diǎn),從不同地角度、以不同地形式出題供學(xué)生練習(xí).本習(xí)題冊(cè)有填空題、判斷題、分析與設(shè)計(jì)題等形式,學(xué)生可選擇自己喜歡地形式進(jìn)行練習(xí)使用.當(dāng)然,大學(xué)地學(xué)習(xí)不同高中階段地學(xué)習(xí),以課堂聽講、消化理解、思考提問、實(shí)踐練習(xí)為主要學(xué)習(xí)手段,不提倡學(xué)生沉溺于題海,由于工程式課程地學(xué)習(xí)內(nèi)容比較寬泛、動(dòng)手實(shí)踐地機(jī)會(huì)較多,很多學(xué)生忽視了基本知識(shí)地掌握,在此編輯本習(xí)題冊(cè)旨在幫助學(xué)生強(qiáng)化基本概念地掌握,若有了扎實(shí)地理論、正確地概念,那么得出正確地實(shí)踐結(jié)果將更加快捷,實(shí)踐中所遇問題便會(huì)迎刃而解,可進(jìn)一步鍛煉分析問題和解決問題地能力.b5E2RGbCAP愿本習(xí)題冊(cè)能幫助學(xué)生及時(shí)解決學(xué)習(xí)中出現(xiàn)地問題,輕松地進(jìn)行數(shù)字邏輯電路測(cè)試與設(shè)計(jì)工程式課程地學(xué)習(xí).編者2009-7-18工程一加法器電路地設(shè)計(jì)與測(cè)試主要知識(shí)點(diǎn)：1. 模擬信號(hào)特點(diǎn)2. 數(shù)字信號(hào)特點(diǎn)3. 數(shù)制和碼制1) 十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制2) 進(jìn)制之間互相轉(zhuǎn)換3) BCD碼4) 格雷碼4. 基本門電路邏輯功能及描述方法5. 復(fù)合門電路邏輯功能及描述方法6. TTL特殊門電路OC門和三態(tài)門7. CMOS特殊門電路OD門、CMOS三態(tài)門及CMOS傳輸門*8. TTL和CMOS電路地外部特性和使用方法9. 邏輯代數(shù)地基本定律和規(guī)則十條規(guī)律、三個(gè)規(guī)則及常用公式地證明）10. 邏輯函數(shù)地表示方法邏輯表達(dá)式、邏輯符號(hào)、真值表、波形圖等）11. 邏輯函數(shù)地變換和化簡(jiǎn)公式法化簡(jiǎn)、卡諾圖化簡(jiǎn)、具有無關(guān)項(xiàng)地卡諾圖地化簡(jiǎn)、Multisim化簡(jiǎn)）12. 邏輯函數(shù)表達(dá)式一般表達(dá)式、最小項(xiàng)表達(dá)式、最大項(xiàng)表達(dá)式）13.組合邏輯電路地分析和設(shè)計(jì)方法一、判斷題：1. 通常電信號(hào)可以分為模擬信號(hào)和數(shù)字信號(hào),如語音信號(hào)就是一種數(shù)字信號(hào).）2. 模擬信號(hào)在幅值和時(shí)間上都是連續(xù)地,而數(shù)字信號(hào)則是離散地,因此他們之間不能相互轉(zhuǎn)換.）3. 實(shí)際數(shù)字系統(tǒng)中,數(shù)字信號(hào)不可能立即上升或下降,通常將從低向高變化過渡地時(shí)間定義為上升時(shí)間tr,指波形從幅值地10%到100%所經(jīng)歷地時(shí)間.）p1EanqFDPw4. 在電信號(hào)可以分為模擬信號(hào)和數(shù)字信號(hào),常見地?cái)?shù)字信號(hào)包括鋸齒波和方波信號(hào).）5. 和模擬信號(hào)相比,數(shù)字信號(hào)地缺點(diǎn)是在存儲(chǔ)和傳輸時(shí)容易造成失真.）6. 通常我們所說地正邏輯,舉例來說就是將低電平定義為邏輯上地0而將高電平定義為1.）7. 數(shù)字系統(tǒng)常用地?cái)?shù)制有二進(jìn)制、十進(jìn)制和十六進(jìn)制等,他們之間地根本區(qū)別在于權(quán)不同.）8. 各進(jìn)制之間都可以進(jìn)行轉(zhuǎn)換,如將十進(jìn)制地整數(shù)部分轉(zhuǎn)換為二進(jìn)制時(shí)通常采用除基取余地方法.）9. 十進(jìn)制可以轉(zhuǎn)換為十六進(jìn)制,如果要將十進(jìn)制地小數(shù)部分進(jìn)行轉(zhuǎn)換時(shí)通常采用除基取余地方法.）10. 在任意進(jìn)制數(shù)地求和公式中稱為權(quán).）11. 為了方便使用,我們通常采用四位二進(jìn)制數(shù)表示兩位十進(jìn)制數(shù),這種編碼方式被稱為BCD碼.）12. 我們常用地碼制中按照每一位是否有固定地權(quán)值,分為有權(quán)碼和無權(quán)碼,2421碼就屬于有權(quán)碼.）13. 在碼制中有一種較為特別地編碼方式稱為格雷碼,其相鄰碼組之間只有兩位不同,因此我們也把這種編碼方式稱為循環(huán)碼.）DXDiTa9E3d14. 8421BCD碼中,編碼地范圍是從0000到1111.）15. 在十六進(jìn)制中,數(shù)碼地范圍是從0到E.）16. 各種進(jìn)制之間可以進(jìn)行相互轉(zhuǎn)換,數(shù)16）D轉(zhuǎn)換為十六進(jìn)制數(shù)為F）H.）17. 各種進(jìn)制之間可以進(jìn)行相互轉(zhuǎn)換,數(shù)1.1）B轉(zhuǎn)換為十六進(jìn)制數(shù)為1.1）H.）18. 數(shù)8421BCD,則數(shù)8421BCD.）RTCrpUDGiT19. 格雷碼地編碼范圍是從0000到1111.）20. 在BCD碼中,8421碼和2421碼地區(qū)別在于前者是有權(quán)碼而后者是無權(quán)碼.）21. 在邏輯函數(shù)中,基本邏輯運(yùn)算包括“與”、“或”和“非”三種.）22. 基本邏輯運(yùn)算中,“或”邏輯可以用表達(dá)式表示為,用口訣來記憶地話是“有1出1,全0出0”.）23. 簡(jiǎn)單電路中,用兩個(gè)并聯(lián)地開關(guān)來控制電路中地發(fā)光二極管地亮滅,如果將其歸納為相應(yīng)地邏輯關(guān)系,則這個(gè)二極管地狀態(tài)等于這兩個(gè)開關(guān)地“與”.）5PCzVD7HxA24. 在“與非”邏輯中,如果有一個(gè)變量為1則輸出為0.）25. 在“或非”邏輯中,如果所有地變量為0則輸出也為0.）26. 在復(fù)合邏輯運(yùn)算中,“異或”邏輯指當(dāng)兩個(gè)變量不同時(shí)輸出為0,反之為1.）27. 在復(fù)合邏輯運(yùn)算中,“同或”邏輯用基本邏輯運(yùn)算可表示為.）28. 在沒有“同或”門電路地時(shí)候,可以用一個(gè)“異或”門和一個(gè)“與非”門構(gòu)成.）29. 邏輯函數(shù)基本定律中有0-1律,可表示為和.）30. 邏輯函數(shù)基本定律中地自等律可以表示為和.）31. 邏輯函數(shù)基本定律中地吸收律可以表示為.）32. 反演規(guī)則中需將原變量變?yōu)榉醋兞?而反變量則變?yōu)樵兞?）33. 函數(shù)地反函數(shù)為.）34. 函數(shù)地反函數(shù)為.）35. 函數(shù)地對(duì)偶函數(shù)為.）36. 函數(shù)地對(duì)偶式為.）37. 由代入規(guī)則可知.）38. 函數(shù)地邏輯表達(dá)式并不唯一,函數(shù)又可以表示為.）39. 在邏輯函數(shù)地表示方法中,只有真值表在表示邏輯函數(shù)時(shí)是唯一地.）40. 邏輯運(yùn)算與數(shù)值運(yùn)算地唯一區(qū)別在于,邏輯運(yùn)算中沒有減運(yùn)算.）41. 所謂最簡(jiǎn)表達(dá)式既是指只用“與”和“或”運(yùn)算表示地表達(dá)式.）42. 如果將函數(shù)化簡(jiǎn)地結(jié)果為0.）43. 邏輯函數(shù)地表達(dá)式可以分為標(biāo)準(zhǔn)表達(dá)式和非標(biāo)準(zhǔn)表達(dá)式兩類,其中“與或”表達(dá)式即為標(biāo)準(zhǔn)表達(dá)式.）44. 最小項(xiàng)表達(dá)式中地最小項(xiàng)指地是任意一個(gè)包含所有變量地或項(xiàng).）45. 在一個(gè)4變量地函數(shù)中最小項(xiàng)地個(gè)數(shù)是八個(gè).）46. 如果將一個(gè)3變量地函數(shù)地所有最小項(xiàng)相加地話,結(jié)果為0.）47. 四變量函數(shù)中地最小項(xiàng)和相與地結(jié)果是1.）48. 任何函數(shù)地任意兩個(gè)最小項(xiàng)相與地結(jié)果是0.）49. 所謂邏輯相鄰最小項(xiàng)即是指最小項(xiàng)地編號(hào)相鄰,如和.）50. 兩個(gè)具有相鄰性地最小項(xiàng)相加有可能消去一個(gè)或一個(gè)以上地變量,具體根據(jù)函數(shù)地變量數(shù)決定.）51. 常見地?cái)?shù)字信號(hào),有正弦信號(hào)、余弦信號(hào)和語音信號(hào)等.）52. 數(shù)字電路具有易于集成、便于存儲(chǔ)和抗干擾能力強(qiáng)等優(yōu)點(diǎn).）53. 模擬信號(hào)也可以用0和1來表示,因此其和數(shù)字信號(hào)沒有本質(zhì)地區(qū)別.）54. 現(xiàn)代計(jì)算機(jī)通常為了方便使用者,都采用十進(jìn)制進(jìn)行運(yùn)算.）55. 在十進(jìn)制轉(zhuǎn)化為二進(jìn)制時(shí),整數(shù)部分通常采用乘基取整地方法.）56. 二進(jìn)制和十進(jìn)制運(yùn)算規(guī)則中,只有加法是相同地.）57. 在編碼中,BCD編碼都是有權(quán)碼.）58. 任何十進(jìn)制數(shù)轉(zhuǎn)化為二進(jìn)制數(shù),就是其所對(duì)應(yīng)地BCD碼.）59. BCD碼即是指用二進(jìn)制數(shù)表示任何十進(jìn)制數(shù).）60. 十進(jìn)制數(shù)5用8421BCD碼表示時(shí),既可以表示為“0101”也可以簡(jiǎn)單表示為“101”.）61. 8421BCD碼進(jìn)行加法運(yùn)算時(shí),應(yīng)遵循二進(jìn)制數(shù)加法規(guī)則.）62. 8421碼與2421碼雖有所不同,但其有效碼范圍是一樣地.）63. 8421碼與2421碼對(duì)十進(jìn)制數(shù)59地編碼是相同地.）64. 余3碼和格雷碼都屬于循環(huán)碼.）65. 8421BCD碼地有效碼范圍是0000 1001,不可能出現(xiàn)1010 1111之間地編碼.）jLBHrnAILg66. 格雷碼相鄰碼組之間只有1位數(shù)相同,因此被稱為循環(huán)碼.）67. 邏輯代數(shù)主要討論輸入變量和輸出變量地邏輯關(guān)系.）68. 基本邏輯運(yùn)算中,“與”邏輯可以用口訣表示為“全0出0 ,有1出1”.）69. 異或門由于可以由同“或”門與“與”門組合而成,因此通常只生產(chǎn)同或門.）70. 異或門邏輯關(guān)系可以理解為當(dāng)輸入都為0時(shí),輸出為1.）71. 在邏輯代數(shù)中,.）72. 任何變量和1取或運(yùn)算其結(jié)果都為其變量本身.）73. 原變量和反變量地“與”地結(jié)果為1.）74. 反演規(guī)則和對(duì)偶規(guī)則地唯一區(qū)別在于,對(duì)偶規(guī)則無需將“0”變“1”,“1”變“0”.）75. 反演變換和對(duì)偶變換都應(yīng)將原變量變?yōu)榉醋兞?反變量變?yōu)樵兞?）76. 在表示一個(gè)邏輯問題時(shí),函數(shù)表達(dá)式是唯一地.）77. 真值表具有唯一性.）78. A條件和B條件同時(shí)具備時(shí),結(jié)果才成立,則結(jié)果和條件A、B地邏輯關(guān)系是“與”地關(guān)系.）79. 74LS00是與非門集成電路,包含有四個(gè)二輸入地與非門.）80. 對(duì)邏輯表達(dá)式進(jìn)行化簡(jiǎn),最簡(jiǎn)表達(dá)式必然是與或式.）81. 標(biāo)準(zhǔn)表達(dá)式中,最小項(xiàng)表達(dá)式也可以被看成“或與”表達(dá)式.）82. 全部最大項(xiàng)相與,其結(jié)果為0.）83. 最小項(xiàng)表達(dá)式應(yīng)該包含全部最小項(xiàng).）84. 對(duì)于任何一個(gè)最小項(xiàng),只有一組變量地取值使其為1,同樣也只有一組變量地取值使其為0.）85. 任意兩個(gè)最小項(xiàng)取或運(yùn)算,其結(jié)果必為“0”.）86. 具有相鄰性地兩個(gè)最小項(xiàng)可以合并成一項(xiàng),并且可以消去一對(duì)變量,四個(gè)最小項(xiàng)可以消去兩個(gè)變量,八個(gè)則消去三個(gè)變量.）xHAQX74J0X87. 卡諾圖地特點(diǎn)是：將具有邏輯相鄰性地最小項(xiàng)在幾何位置上也相鄰地排列.）88. 任何邏輯函數(shù)用表達(dá)式表示都不是唯一地,同樣用最小項(xiàng)表達(dá)式表示也不是唯一地.）89. 標(biāo)準(zhǔn)地或與表達(dá)式又稱為最大項(xiàng)表達(dá)式.是最大項(xiàng)表達(dá)式.）90. 一個(gè)邏輯函數(shù)表達(dá)式.既可以用最小項(xiàng)表達(dá)式表示,又可以用最大項(xiàng)表達(dá)式表示.）91. 卡諾圖是真值表地另外一種表示方式.）92. 卡諾圖化簡(jiǎn)地依據(jù)是最小項(xiàng)地相鄰性.）93. 在對(duì)卡諾圖化簡(jiǎn)時(shí),相鄰最小項(xiàng)構(gòu)成地矩形越少,則化簡(jiǎn)后地與項(xiàng)個(gè)數(shù)越少.）94. 在對(duì)卡諾圖化簡(jiǎn)時(shí),相鄰最小項(xiàng)構(gòu)成地矩形越大,則化簡(jiǎn)后地與項(xiàng)中變量數(shù)越少.）95. 卡諾圖化簡(jiǎn)時(shí),每個(gè)矩形中至少要有一個(gè)1是每被選擇過地.）96. 如果函數(shù)只有3個(gè)變量,則其對(duì)應(yīng)地卡諾圖包含8個(gè)方格.）97. 是標(biāo)準(zhǔn)與或表達(dá)式,又稱最小項(xiàng)表達(dá)式.）98. 通常將約束項(xiàng)和任意項(xiàng)統(tǒng)稱為邏輯函數(shù)地?zé)o關(guān)項(xiàng).）99. 對(duì)含有無關(guān)項(xiàng)地卡諾圖進(jìn)行化簡(jiǎn),通?？梢詫o關(guān)項(xiàng)看作邏輯0.）100. 對(duì)含有無關(guān)項(xiàng)地卡諾圖進(jìn)行化簡(jiǎn),既可以將無關(guān)項(xiàng)看作邏輯0,也可以看作1.）101. 若已知,所以：.）102. 若已知,所以：.）103. 若已知A+B=A+C同時(shí)AB=AC,所以：.）104. 共有n個(gè)1相異或,當(dāng)為奇數(shù)時(shí).）105. 共有n個(gè)1相同或,當(dāng)為偶數(shù)數(shù)時(shí).）106. 欲將異或門做非門使用,則另一個(gè)輸入端應(yīng)該接低電平.）107. 將異或門地一個(gè)輸入端接低電平,則F與另一個(gè)輸入端地關(guān)系為.）108. .）109. 將二輸入與非門做非門使用,則另一個(gè)輸入端可以接高電平或?qū)蓚€(gè)輸入端并接使用.）110. 將二輸入或非門做非門使用,則另一個(gè)輸入端可以接高電平或?qū)蓚€(gè)輸入端并接使用.）111. 在數(shù)字電路中,所謂“門”電路,就是實(shí)現(xiàn)一些基本邏輯功能地電路. ）112. 相對(duì)分立元件門電路而言,集成電路具有體積小、耗電省、可靠性高等優(yōu)點(diǎn). ）113. 集成電路一般分為數(shù)字集成電路、模擬集成電路及數(shù)?；旌霞呻娐啡箢? ）114. 數(shù)字集成電路從制造工藝角度可分為雙極型集體管集成電路和單極型晶體管集成電路兩大類. ）115. 在用三極管構(gòu)成非門時(shí),通常使用地是三極管地截止區(qū)和放大區(qū). ）116. 分立元件相對(duì)集成電路而言可靠性更高. ）117. 所謂地TTL門電路因?yàn)槠漭斎牒洼敵龆疾捎镁w管而得名. ）118. 在數(shù)字電路中,通常所說地高、低電平指地都是某個(gè)具體值. ）119. 數(shù)字電路中地為了區(qū)分高電平通常用某個(gè)值規(guī)定最小高電平電壓. ）120. TTL門電路中輸入高電壓是一個(gè)電壓范圍,而輸出則為一個(gè)具體值. ）121. TTL門電路抗干擾能力較強(qiáng),因此輸入端夾雜地噪聲信號(hào)大小沒有限制. ）122. 所謂TTL門電路輸入端噪聲容限即是指輸入電平地允許波動(dòng)范圍.）123. 通常,討論TTL門電路輸入端噪聲容限時(shí),都是指輸入高電平時(shí)地電壓允許范圍. ）124. TTL門電路輸入端噪聲容限通常包括了輸入高電平和低電平時(shí)地噪聲容限. ）125. 當(dāng)兩級(jí)TTL門電路級(jí)連時(shí),前一級(jí)地輸出高電平電壓地最小值必須比后一級(jí)地輸入高電平最小值地電壓高,才能保證邏輯狀態(tài)穩(wěn)定.）LDAYtRyKfE126. 對(duì)于TTL門電路來說,如果輸入端懸空即代表輸入低電平. ）127. 對(duì)于TTL門電路來說,輸入端不能懸空,若懸空則輸入狀態(tài)不定. ）128. 某二輸入TTL與非門,其兩個(gè)輸入端并接后通過電阻接地,則輸出一定為0. ）129. TTL異或門,其兩個(gè)輸入端并接后經(jīng)由同一電阻接地,則輸出一定為0. ） 130. TTL門電路地輸入端如果通過一個(gè)10千歐地電阻接地地話,此輸入端可看作輸入高電平. ）131. 在討論TTL門電路地輸出特性時(shí),主要指輸入電壓和輸出電壓之間地關(guān)系. ）132. TTL門電路輸出特性曲線指輸出電壓與負(fù)載電流之間地關(guān)系. ）133. TTL門電路地特性曲線根據(jù)輸出狀態(tài)不同可以分為兩種情況來討論. ）134. 所謂TTL門電路帶灌電流負(fù)載時(shí),輸出端輸出狀態(tài)為高電平. ）135. TTL門電路輸出低電平時(shí),所帶負(fù)載我們通常稱其為拉電流負(fù)載. ）136. 當(dāng)TTL門電路帶拉電流負(fù)載時(shí),負(fù)載電流從輸出端流向負(fù)載. ）137. 當(dāng)TTL門電路輸出為高電平時(shí),負(fù)載電流從負(fù)載流向輸出端,這種負(fù)載我們稱謂拉電流負(fù)載. ）138. TTL門電路輸出電壓與所帶負(fù)載地?cái)?shù)量無關(guān). ）139. TTL門電路輸出電壓通常隨所帶負(fù)載數(shù)量地增加而變大. ）140. TTL門電路只有當(dāng)輸出為低電平時(shí),輸出電壓才會(huì)隨負(fù)載電流地增加而增加. ）141. 所謂扇出系數(shù)就是指TTL門電路帶同類型門電路地個(gè)數(shù). ）142. TTL門電路地扇出系數(shù)通常包括了拉電流扇出系數(shù)和灌電流扇出系數(shù). ）143. 當(dāng)灌電流扇出系數(shù)大于拉電流扇出系數(shù)地時(shí)候,通常取灌電流扇出系數(shù)來確定帶負(fù)載地個(gè)數(shù). ）144. 在灌電流扇出系數(shù)和拉電流扇出系數(shù)中,通常我們?nèi)≥^小地那個(gè)來確定帶負(fù)載地個(gè)數(shù). ）145. 灌電流扇出系數(shù)通常指低電平輸出電流與低電平輸入電流地比值. ）146. OC門即所謂地集電極開路門,是一種特別地CMOS門電路. ）147. OC門為了能夠正常地工作,需要將輸出端接電阻并接地. ）148. TTL與非門電路可以將輸出端并接,從而實(shí)現(xiàn)“線與”地功能. ）149. 當(dāng)普通TTL門電路地輸出端并接在一起,可能造成器件損壞. ）150. 如果OC門輸出端不接上拉電阻,則無法輸出邏輯上地1,卻能輸出邏輯0. ）151. 所謂三態(tài)門,即是指輸出高、低電平之外,還有高阻輸出. ）152. 三態(tài)門由于除了高、低電平兩個(gè)狀態(tài)之外還有高阻狀態(tài),因此可以用于總線結(jié)構(gòu). ）153. 三態(tài)門為高阻狀態(tài)時(shí),輸出電壓為0,因此高阻狀態(tài)和邏輯0完全一樣. ）154. CMOS邏輯電路是以金屬氧化物半導(dǎo)體效應(yīng)管為基礎(chǔ)地集成電路. ）155. 由于場(chǎng)效應(yīng)晶體管中只有一種載流子地運(yùn)動(dòng),所以CMOS邏輯電路屬單極型電路. ）156. TTL門及CMOS門帶同類門地能力較強(qiáng),TTL可以帶幾百個(gè)TTL負(fù)載,而CMOS則至少可以帶8個(gè)以上地CMOS負(fù)載. ）Zzz6ZB2Ltk157. 除OC門、三態(tài)門外地普通門電路輸出端不能并聯(lián)使用. ）158. TTL門電路通常分為54和74系列,54系列工作溫度范圍為070,而74系列則為-55125. ）dvzfvkwMI1159. TTL、ECL和CMOS三種系列門電路中,門靜態(tài)功耗最小地是ECL門電路. ）160. CMOS傳輸門導(dǎo)通電阻很低,而截止電阻很高,應(yīng)此傳輸門電路近似于一種理想地開關(guān). ）二、填空題1. 模擬信號(hào)在時(shí)間和幅值上都是）,數(shù)字信號(hào)在時(shí)間和幅值上都是）.2. 上升時(shí)間是指波形從幅值地）%上升到）%所經(jīng)歷地時(shí)間,下降時(shí)間是指波形從幅值地）%下降到）%所經(jīng)歷地時(shí)間.rqyn14ZNXI3. 正弦波信號(hào)屬于）模擬/數(shù)字）信號(hào),三角波信號(hào)屬于模擬/數(shù)字）信號(hào).4. 方波信號(hào)在時(shí)間和幅值上是）離散/連續(xù)）地,語音信號(hào)在時(shí)間和幅值上是）離散/連續(xù)）地.5. ）信號(hào)在傳輸和存儲(chǔ)時(shí)容易失真,無法用計(jì)算機(jī)直接計(jì)算.6. 在數(shù)字電路中,常用地計(jì)數(shù)制除十進(jìn)制外,還有）、）、）.7. 計(jì)算機(jī)在實(shí)現(xiàn)運(yùn)算和數(shù)據(jù)處理時(shí)采用地進(jìn)制是）.8. 數(shù)字101.1B是）進(jìn)制數(shù),101.1D是）進(jìn)制數(shù),101.1H是）進(jìn)制數(shù).9. 數(shù)字1011B中數(shù)碼0地權(quán)是）,數(shù)字345.2H中數(shù)碼2地權(quán)是）.10. 數(shù)字2345D是）進(jìn)制數(shù),它地基數(shù)是）.11. 101.01）2）1012. 23）10 =）213. 0100 1101.1001 1100）2）1614. 6E.3A5）H）B15. 56.7D = ）H16. 43.5）H =）D =）B17. AA.B）H =）D =）B18. F.C）H =）D =）B 19. 5.F）H =）D =）B 20. 1C.C）H =）D =）B 21. 3.5）D =）H =）B 22. 101）D =）H =）B 23. 25.2）D =）H =）B 24. 10.5）D =）H =）B 25. 56.25）D =）H =）B 26. 1111.11）B =）D =）H 27. 1010.01）B =）D =）H28. 0.101）B =）D =）H29. 1.001）B =）D =）H30. 110.11）B =）D =）H 31. 常用地BCD碼有）、）、）等.32. 格雷碼屬于）有權(quán)碼/無權(quán)碼）,我們通常有把格雷碼稱為）碼或是）碼.33. 格雷碼地特點(diǎn)是任意兩個(gè)相鄰地碼組之間有）1/2）位數(shù)不同,因此其被稱為）碼.34. 常用地有權(quán)碼有）碼和）碼.35. 常用地?zé)o權(quán)碼有）碼和）碼.36. 8421BCD碼是最常用地BCD碼,它是采用）位二進(jìn)制數(shù)來表示）位十進(jìn)制數(shù),符合通常人們地習(xí)慣.37. 12）D =）H =）8421BCD 38. 32.5）D =）H =）8421BCD 39. 92.01）D =）H =）8421BCD 40. 17.8）D =）H =）8421BCD 41. 24.25）D =）H =）8421BCD 42. 1001）B =）D =）8421BCD 43. 11.01）B =）D =）8421BCD 44. 110.11）B =）D =）8421BCD 45. 10001.1）B =）D =）8421BCD 46. 1010.0001）B =）D =）8421BCD 47. 1001 0101）8421BCD =）B =）D 48. 0001.1000）8421BCD =）B =）D 49. 0011 1001.1000）8421BCD =）B =）D 50. 0111.0111）8421BCD =）B =）D 51. 0011 0101）8421BCD +1000 0001）8421BCD =）8421BCD 52. 0011.1001）8421BCD +1000.0001）8421BCD =）8421BCD53. 0000.0001）8421BCD +1000.1001）8421BCD =）8421BCD54. 0011 0101）8421BCD (0010 0001）8421BCD =）8421BCD55. 0101.0011）8421BCD0001 0000）8421BCD =）8421BCD 56. 0101.0011）8421BCD0010）8421BCD =）8421BCD57. 0101 0011）8421BCD -0001 0000）8421BCD =）8421BCD 58. 0101.0011）8421BCD -0001.0000）8421BCD =）8421BCD 59. 0101.0011）8421BCD 0001 0000）8421BCD =）8421BCD 60. 1001 1001）8421BCD0001）8421BCD =）8421BCD 61. 邏輯代數(shù)又稱為）代數(shù).最基本地邏輯關(guān)系有）、）、）三種.常用地幾種導(dǎo)出地邏輯運(yùn)算為）、）、）、）、）.EmxvxOtOco62. 邏輯函數(shù)地常用表示方法有）、）、）.63. 邏輯代數(shù)中與普通代數(shù)相似地定律有）、）、）.摩根定律又稱為）.64. 邏輯代數(shù)地三個(gè)重要規(guī)則是）、）、）.65. 邏輯函數(shù)化簡(jiǎn)地方法主要有）化簡(jiǎn)法和）化簡(jiǎn)法兩種.66. 利用卡諾圖化簡(jiǎn)法化簡(jiǎn)邏輯函數(shù)時(shí),兩個(gè)相鄰項(xiàng)合并,消去一個(gè)變量,四個(gè)相鄰項(xiàng)合并,消去）個(gè)變量等.一般來說,2n個(gè)相鄰一方格合并時(shí),可消去）個(gè)變量.SixE2yXPq567. 在某些特定情況下,邏輯表達(dá)式中會(huì)包括無關(guān)項(xiàng),）和）統(tǒng)稱為無關(guān)項(xiàng).68. 邏輯函數(shù)F= B+D地反函數(shù) =）.69. 邏輯函數(shù)F=AB+C）1地對(duì)偶函數(shù)是）.70. 邏輯函數(shù)地對(duì)偶函數(shù)是）.71. 邏輯函數(shù)地反函數(shù)是）.72. 邏輯函數(shù)地反函數(shù)是）.73. 邏輯函數(shù)地對(duì)偶函數(shù)是）.74. “與”邏輯F=AB可以簡(jiǎn)記作：“全）出1,有0出）”.75. 當(dāng)兩路輸入相同時(shí)門電路輸出為1,不同時(shí)輸出為0此門電路為）邏輯.76. 當(dāng)或非門有一路輸入為1時(shí),門電路輸出為）.77. 當(dāng)異或門兩路輸入都為0時(shí),門電路輸出為）.78. 邏輯函數(shù)地三種表示方法中,表達(dá)形式唯一地是）.79. 邏輯函數(shù)可化簡(jiǎn)為）.80. 寫出地最小項(xiàng)表達(dá)式）.81. 三變量函數(shù)中任意項(xiàng)、和取與地結(jié)果是）.82. 寫出三變量函數(shù)所有地最小項(xiàng)）、）、）、）、）、）、）、）,這些最小項(xiàng)取或地結(jié)果是）.6ewMyirQFL83. 函數(shù)地最大項(xiàng)表達(dá)式是）.84. 卡諾圖上兩個(gè)相鄰地方格所代表地最小項(xiàng)只有）個(gè)變量相異.85. 集電極開路門地英文縮寫為）門,工作時(shí)必須外加）和）.86. OC門稱為）門,多個(gè)OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)）功能.87. 集成邏輯門電路主要有）門電路和）門電路.88. TTL門電路輸入端懸空代表輸入為）電平,如果輸入端通過一個(gè)地電阻接地,對(duì)于TTL門電路而言輸入為）電平.kavU42VRUs89. 如果門電路地參數(shù)：,則噪聲容限）；）.90. 若某型門電路地典型參數(shù)為、和,則此門電路地扇出系數(shù)）；）.91. 三態(tài)門地輸出包括）、）和）三種情況.92. 組合邏輯電路某時(shí)刻地輸出和）有關(guān),與電路原來地狀態(tài)）.93. 用二輸入與非門構(gòu)成一個(gè)非門可將兩個(gè)輸入端）或?qū)⑵渲幸粋€(gè)輸入端）.94. 在設(shè)計(jì)組合邏輯電路時(shí),如果采用或非門,對(duì)多余輸入端）或和其他輸入端）.95. LED數(shù)碼管按其內(nèi)部結(jié)構(gòu)可以分為）數(shù)碼管和）數(shù)碼管.96. 顯示譯碼器CD4511必須與共）極LED數(shù)碼管配合使用.97. 若要使變量譯碼器74138進(jìn)行正常譯碼則使能端）,）,）.98. 若在編碼器中有63個(gè)編碼對(duì)象,則要求輸出二進(jìn)制代碼位數(shù)為）位.99. 一個(gè)8選1數(shù)據(jù)選擇器地?cái)?shù)據(jù)輸入端有）個(gè),地址輸入端有）個(gè).100. 消除組合邏輯電路中地競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象,通常采用地方法有）、）和）.101. 所謂“門”電路,就是實(shí)現(xiàn)一些基本邏輯功能地電路,最基本地邏輯電路包括、和.102. 邏輯門電路可以由電容、等分立元件構(gòu)成,這種門電路稱為分立元件門電路.103. 分立元件門電路地缺點(diǎn)包括、和等,因此現(xiàn)代電子設(shè)備中幾乎不使用.104. 現(xiàn)代電子設(shè)備中廣泛采用集成電路,集成電路相地優(yōu)點(diǎn)有、,以及可實(shí)現(xiàn)標(biāo)準(zhǔn)化和系列化.105. 集成電路了一般按照其工作原理可以分為、和三大類.106. 數(shù)字集成電路從制造工藝角度可分為集成電路和集成電路兩大類.107. 雙極性晶體管集成電路地主要優(yōu)點(diǎn)是,其缺點(diǎn)是、.108. 單極性晶體管集成電路地優(yōu)點(diǎn)是、,其缺點(diǎn)是.109. 如圖所示分立元件門電路,其邏輯功能是,但輸入端A,B輸入均為高電平時(shí),輸出端F地輸出為.110. 如圖所示分立元件門電路,其邏輯功能是,但輸入端輸入電壓A=3V、B=0V時(shí),輸出端F地輸出電壓為；如果A=0V、B=0V時(shí),則輸出端F地輸出電壓為.y6v3ALoS89111. 如圖所示分立元件門電路,其邏輯功能是,但輸入端A,B輸入均為高電平時(shí),輸出端F地輸出為.112. 如圖所示分立元件門電路,其邏輯功能是,但輸入端輸入電壓A=3V、B=0V時(shí),輸出端F地輸出電壓為；如果A=0V、B=0V時(shí),則輸出端F地輸出電壓為.M2ub6vSTnP113. 由三極管地工作狀態(tài)可以分為、和3種狀態(tài),如果用三極管來構(gòu)成非門則其主要工作在 截止區(qū) 和 飽和區(qū) .0YujCfmUCw114. TTL門電路即是指晶體管-晶體管邏輯門電路,因?yàn)槠潆娐返睾投际遣捎镁w管而得名.115. 標(biāo)準(zhǔn)地TTL與非門電路,通常可以分為三個(gè)部分,他們是、和.116. TTL電路中所說地高電平常用表示,而低電平常用表示,通常我們將這兩個(gè)電壓成為TTL電路地標(biāo)準(zhǔn)電壓.117. TTL門電路中,在保證輸出高、低電平基本不變?cè)谠试S地變化范圍內(nèi)）地條件下,輸入電平地允許波動(dòng)范圍稱為輸入端.eUts8ZQVRd118. TTL門電路中,為了保證輸出狀態(tài)穩(wěn)定,通常前一級(jí)地輸出高電平電壓地最小值必須比后一級(jí)地輸入高電平最小值地電壓；同時(shí),前一級(jí)地輸出低電平電壓地最大值必須后一級(jí)輸入端低電平最大值電壓.sQsAEJkW5T119. TTL門電路中,已知最大輸出低電平電壓UOLmax；最大輸入低電平電壓UILmax；最小輸出高電平電壓UOHmin；最小輸入高電平電壓UIHmin；則輸入高電平時(shí)地噪聲容限是；則輸入低電平地噪聲容限是.GMsIasNXkA120. 74系列邏輯門電路地標(biāo)準(zhǔn)參數(shù)是：UOHmin=2.4V,UOLmax=0.4V,UIHmin=2.0V,UILmax=0.8V,故可得到74系列地噪聲容限為：UNH=；UNL=.TIrRGchYzg121. TTL門電路如果其輸入端懸空代表邏輯1/0/不確定）；CMOS門電路如果輸入端懸空則代表代表邏輯1/0/不確定）.7EqZcWLZNX122. 二輸入TTL與非門兩輸入端一端接地,另一端懸空則,輸出為電平；如果兩輸入端均通過10千歐電阻接地,則輸出為電平.lzq7IGf02E123. 二輸入TTL或門電路,兩輸入端一端接地,另一端懸空,則輸出為電平；若兩端都通過10歐姆電阻接地,則輸出為電平.zvpgeqJ1hk124. 在討論TTL門電路輸出特性時(shí),通常使用輸出特性曲線來表示,它描繪了和之間地關(guān)系曲線.125. 通常負(fù)載特性曲線分為兩種情況討論,即輸出電平地特性；,即輸出高電平時(shí)地特性.126. TTL與非門地輸出接上負(fù)載后,其負(fù)載可以分為負(fù)載和拉電流負(fù)載.這里地負(fù)載能力是專指輸出端所能驅(qū)動(dòng)地同類門地最大能力,稱為.NrpoJac3v1127. 拉電流負(fù)載增大會(huì)使與非門地輸出電平下降/上升）,當(dāng)負(fù)載達(dá)到一定時(shí),輸出電壓就不能保證大于/小于）最小輸出高電平,也就是說輸出接拉電流負(fù)載是有所限制地.1nowfTG4KI128. 灌電流負(fù)載增大會(huì)使與非門地輸出電平下降/上升）,當(dāng)負(fù)載達(dá)到一定時(shí),輸出電壓就不能保證大于/小于）最小輸出高電平,也就是說輸出接拉電流負(fù)載是有所限制地.fjnFLDa5Zo129. 標(biāo)準(zhǔn)TTL地典型參數(shù)為：=16mA,= -1.6mA,=0.4mA,=0.04mA,由此可知=,=,則該電路地扇出系數(shù)為.tfnNhnE6e5130. 普通TTL與非門,允許/不允許）兩個(gè)或兩個(gè)以上地門電路地輸出連接在一起,而OC門電路則允許/不允許）將若干門地輸出連接在一起,從而形成.HbmVN777sL131. 三態(tài)門又稱為TSL門,包括了、和.132. OC門是一種特別地TTL門,其主要應(yīng)用有、和.133. 在數(shù)字系統(tǒng)中,系統(tǒng)地接口部分常常需要電平地轉(zhuǎn)換,通常可以用OC門來實(shí)現(xiàn),只需根據(jù)需要選擇電壓即可.134. 因?yàn)镺C門輸出低電平時(shí)較大,所以可用OC門來驅(qū)動(dòng)發(fā)光二極管、指示燈、繼電器或脈沖變壓器等.135. 在一些復(fù)雜地?cái)?shù)字系統(tǒng)中,為了減少各個(gè)單元電路之間連線地?cái)?shù)目,希望能在同一條線上分時(shí)傳遞若干個(gè)門電路地輸出信號(hào),使用就可以把各個(gè)門地輸出信號(hào)輪流送到公共地傳輸線上,這種連接方式稱為結(jié)構(gòu).V7l4jRB8Hs136. TTL門電路通常分為兩類系列為軍品,系列為民品,系列工作溫度范圍大于系列.137. 輸入端不能直接與高于和低于地低內(nèi)阻電源連接,否則將損壞芯片.138. TTL電路輸入端懸空等效于接,但在實(shí)際應(yīng)用中,不用地輸入端懸空易,因此不用地輸入端因妥善處理.139. 輸出端允許/不允許）直接接到5V電源或地端,否則會(huì)損壞電路,但可以通過與電源相連.140. 在電源接通時(shí),可以/不可以）插拔集成電路,因?yàn)殡娏鞯貨_擊可能會(huì)造成其永久性損壞.141. TTL門電路中多余地輸入端如果懸空則等效于,CMOS門電路中多余輸入端允許/不允許）,否則輸出端狀態(tài)確定/不確定）.83lcPA59W9142. TTL門電路帶同類型門電路地個(gè)數(shù)大于/小于）CMOS門電路；而TTL門電路門靜態(tài)功耗大于/小于）CMOS門電路.mZkklkzaaP143. TTL門電路輸出端接普通負(fù)載時(shí)應(yīng)保證其輸出電流小于和,否則其輸出電壓得不到保證,嚴(yán)重時(shí)可能燒壞器件.144. 為保護(hù)器件不被擊穿,在測(cè)試器件時(shí),應(yīng)先開電源/加信號(hào)）后開電源/加信號(hào)）,關(guān)機(jī)時(shí)則真好相反.145. 傳輸門地導(dǎo)通電阻很高/低）,相當(dāng)于開關(guān)合上/斷開）；截止電阻很高/低）,相當(dāng)于開關(guān)合上/斷開）,因此傳輸門電路近似于一種理想地開關(guān).AVktR43bpw146. 下圖中TTL門電路輸出F應(yīng)為.147. 下圖中TTL門電路輸出F應(yīng)為.148. 下圖中TTL門電路輸出F應(yīng)為.149. 下圖中TTL門電路輸出F應(yīng)為.150. 下圖中TTL門電路輸出F應(yīng)為.三、分析與設(shè)計(jì)題1、分析下列電路圖地邏輯關(guān)系,并填寫真值表、寫出邏輯表達(dá)式.2、分析下列電路圖地邏輯關(guān)系,并填寫真值表、寫出邏輯表達(dá)式.3、分析下列電路圖地邏輯關(guān)系,并填寫真值表、寫出邏輯表達(dá)式.4、請(qǐng)用與、或、非門實(shí)現(xiàn)下列函數(shù),.要求：使用數(shù)字電路實(shí)驗(yàn)箱以及具體芯片實(shí)現(xiàn),寫出具體步驟,包括卡諾圖化簡(jiǎn)和具體電路圖.5、請(qǐng)用與、或、非門實(shí)現(xiàn)下列函數(shù),.要求：使用數(shù)字電路實(shí)驗(yàn)箱以及具體芯片實(shí)現(xiàn),寫出具體步驟,包括卡諾圖化簡(jiǎn)和具體電路圖.6、請(qǐng)用與、或、非門等基本門電路實(shí)現(xiàn)下列函數(shù),.要求：使用數(shù)字電路實(shí)驗(yàn)箱以及具體芯片實(shí)現(xiàn),寫出具體步驟,包括卡諾圖化簡(jiǎn)和具體電路圖.7、請(qǐng)用與、或、非門等基本門電路實(shí)現(xiàn)下列函數(shù),.要求：使用數(shù)字電路實(shí)驗(yàn)箱以及具體芯片實(shí)現(xiàn),寫出具體步驟,包括卡諾圖化簡(jiǎn)和具體電路圖.8、請(qǐng)用二輸入與非門74LS00實(shí)現(xiàn)下列函數(shù),.要求：使用數(shù)字電路實(shí)驗(yàn)箱以及具體芯片實(shí)現(xiàn),寫出具體步驟,包括卡諾圖化簡(jiǎn)和具體電路圖.9、請(qǐng)用簡(jiǎn)單門電路設(shè)計(jì)一個(gè)電路,當(dāng)三個(gè)輸入中有一個(gè)或三個(gè)輸入為高電平時(shí),輸出為高電平；其他輸入時(shí)輸出為低電