微機(jī)原理完整ppt課件

8086微處理器,微處理器的基本結(jié)構(gòu),8086微處理器的主要特性和內(nèi)部結(jié)構(gòu),8086CPU的工作模式和引腳信號(hào),8086的存儲(chǔ)器管理,8086的總線操作和時(shí)序,微處理器（Microprocessor）是一種采用大規(guī)模（LSI）或超大規(guī)模集成電路（VISI）技術(shù)的半導(dǎo)體芯片，集成了計(jì)算機(jī)的主要部件：控制器、運(yùn)算器和寄存器組。微處理器又被稱為中央處理器（CentralProcessingUnit），字長16位、即一次能處理16位數(shù)據(jù)的稱16位CPU，如Intel8086CPU。CPU是微型計(jì)算機(jī)的核心部件，其性能和特點(diǎn)基本上決定了微型計(jì)算機(jī)的性能。因此，了解CPU的組成結(jié)構(gòu)、引腳功能、操作時(shí)序等是學(xué)習(xí)微機(jī)原理與接口技術(shù)，進(jìn)行微機(jī)應(yīng)用系統(tǒng)開發(fā)設(shè)計(jì)的基礎(chǔ)。,2.1微處理器的基本結(jié)構(gòu),一、微處理器的結(jié)構(gòu)框圖,各部分的功能：,1.ALU(ArithmaticLogicUnit),算術(shù)邏輯單元，是計(jì)算機(jī)中的運(yùn)算部件，執(zhí)行算術(shù)運(yùn)算，邏輯運(yùn)算及移位操作等。,2.累加器,運(yùn)算中的專用寄存器，存放操作數(shù)和運(yùn)算結(jié)果。,3.通用寄存器組,存放數(shù)據(jù)和地址。,4.標(biāo)志寄存器FR,反映指令執(zhí)行時(shí)的狀態(tài)標(biāo)志信號(hào)，如進(jìn)位標(biāo)志C、零標(biāo)志Z、符號(hào)標(biāo)志S、奇偶標(biāo)志P、溢出標(biāo)志O等。,5.程序計(jì)數(shù)器PC(ProgramCounter),又稱指令指針寄存器IP(InstructionPointer)，指向下一條要執(zhí)行的指令所在存儲(chǔ)單位的地址。取出指令后，PC自動(dòng)加1。,6.堆棧指針SP(StackPointer),堆棧操作時(shí)，棧頂在內(nèi)存中的具體位置。,7.變址寄存器,用于變址尋址時(shí)存放存儲(chǔ)器的地址，也可作通用寄存器使用。,8.數(shù)據(jù)總線緩沖器DR,寄存從MEMORY中讀出或要寫入的數(shù)據(jù)或指令。,9.地址總線緩沖器AR,存放指令的地址或操作數(shù)地址。,10.指令寄存器IR,存放從MEMORY中取出的將要被執(zhí)行的指令。,11.指令譯碼器ID,對(duì)IR中的指令譯碼，確定要執(zhí)行的操作。,12.時(shí)序和控制邏輯,產(chǎn)生多種微操作控制信號(hào)，由ID確定執(zhí)行何種操作，發(fā)出相應(yīng)功能的控制信號(hào)。,二、程序執(zhí)行過程舉例,以7+10=?為例，說明程序執(zhí)行過程。,1.查指令系統(tǒng)，編寫程序：,MOVAL，7；7ALB0H07HADDAL，10；10+ALAL04H0AHHLT；處理器暫停F4H,2.匯編源程序,3.機(jī)器碼放入存儲(chǔ)器,4.機(jī)器的執(zhí)行過程,(1)第一條指令(MOVAL,07H)的取指過程：,PC的值(00H)AR,PC+1PC(PC=01H),AR中的內(nèi)容(00H)ABMEMORY，譯碼選中00H存儲(chǔ)單元。,CPU發(fā)出“存儲(chǔ)器讀”信號(hào),(00H)=B0HDBDRIRID,(2)ID譯碼指令，確定操作(07HAL)，執(zhí)行指令。,PC的值(01H)AR,PC+1PC(PC=02H),AR中的內(nèi)容(01H)ABMEMORY，譯碼選中01H存儲(chǔ)單元,CPU發(fā)出“存儲(chǔ)器讀”信號(hào),(01H)=07HDBDRAL,三、指令執(zhí)行過程小結(jié),1.取指令,(1)程序計(jì)數(shù)器PC將指令地址經(jīng)地址緩沖器送到微處理外部地址總線，然后送到存儲(chǔ)器進(jìn)行地址譯碼。,(2)訪問存儲(chǔ)器某一單元，同時(shí)CPU向存儲(chǔ)器發(fā)“存儲(chǔ)器讀”控制信號(hào)（且PCPC+1）。,(3)經(jīng)過幾百ns，在外部數(shù)據(jù)總線上出現(xiàn)指令的第一字節(jié)，即操作碼，它經(jīng)由CPU內(nèi)部數(shù)據(jù)緩沖器內(nèi)部總線指令寄存器。,(4)對(duì)于多字節(jié)指令，控制部件還會(huì)發(fā)出再去存儲(chǔ)器取指令第二或第三字節(jié)的信號(hào)，每取一個(gè)字節(jié)，PCPC+1。,2.指令譯碼,3.取操作數(shù),經(jīng)指令譯碼，如果需要取操作數(shù)，則CPU將給出操作數(shù)地址，再次訪問存儲(chǔ)器。,5.存放運(yùn)算結(jié)果,微處理器就是不斷重復(fù)以上過程，逐條執(zhí)行指令。,4.執(zhí)行指令,2.28086微處理器的主要特性和內(nèi)部結(jié)構(gòu),2.2.18086的主要特性,8086微處理器是美國Intel公司1978年推出的一種高性能的16位微處理器。,8086CPU采用高速運(yùn)算性能的HMOS工藝制造，內(nèi)含29000多個(gè)晶體管，封裝在標(biāo)準(zhǔn)的40引腳雙列直插式塑封管殼內(nèi)，采用單個(gè)+5V電源供電。,1、數(shù)據(jù)線：16位,主要特性有：,2、地址線：20位，其中低16位與數(shù)據(jù)總線復(fù)用。,3、內(nèi)存空間：20位地址線可直接尋址1MB存儲(chǔ)空間。,4、端口地址：16位端口地址線可尋址64K個(gè)I/O端口。,5、尋址方式：7種基本尋址方式提供了靈活的操作數(shù)存取方法。,6、指令系統(tǒng)：99條基本指令系統(tǒng)，除能完成數(shù)據(jù)傳送、算術(shù)運(yùn)算、邏輯運(yùn)算、控制轉(zhuǎn)移和處理器控制功能外，內(nèi)部還設(shè)有硬件乘法指令及串處理指令電路，可以對(duì)位、字節(jié)、字節(jié)串、字串、壓縮和非壓縮BCD碼等多種數(shù)據(jù)類型進(jìn)行處理。,7、時(shí)鐘頻率：8086標(biāo)準(zhǔn)主頻為5MHZ，8086-2主頻為8MHZ。,8、中斷功能：可處理內(nèi)部軟件中斷和外部硬件中斷，中斷源多達(dá)256個(gè)。,9、工作模式：支持單處理器、多處理器系統(tǒng)工作。,10、兼容性：與8080、8085在源程序一級(jí)兼容。,2.2.28086的功能結(jié)構(gòu),從功能結(jié)構(gòu)看，分兩部分：,1.執(zhí)行部件EU(ExecutionUnit),2.總線接口部件BIU(BusInterfaceUnit),一、執(zhí)行部件EU,1.EU的功能：,負(fù)責(zé)指令的執(zhí)令。譯碼指令并利用內(nèi)部寄存器和ALU來處理數(shù)據(jù)。,2.結(jié)構(gòu)組成,四個(gè)通用寄存器AX，BX，CX，DX。,四個(gè)專用寄存器：,標(biāo)志寄存器FR。,算術(shù)邏輯單元ALU。,基數(shù)指針寄存器BP，堆棧指針寄存器SP，源變址寄存器SI，目的變址寄存器DI。,3.8086CPU中EU的特點(diǎn),四個(gè)通用寄存器AX，BX，CX，DX可以作為16位寄存器使用，也可以分別作為兩個(gè)8位寄存器使用。,AX又稱累加器，指令系統(tǒng)中許多指令都是利用AX來實(shí)現(xiàn)的。,FR共有16位，其中7位未用，各位的定義如下：,根據(jù)功能，有兩類標(biāo)志,狀態(tài)標(biāo)志(6個(gè)),控制標(biāo)志(3個(gè)),表2.18086CPU標(biāo)志位情況,名稱,符號(hào),符號(hào)標(biāo)志,SF,功能,與運(yùn)算結(jié)果的最高位相同，當(dāng)數(shù)據(jù)用補(bǔ)碼表示時(shí)，負(fù)數(shù)的最高位為1，所以符號(hào)標(biāo)志表示運(yùn)算執(zhí)行后的結(jié)果是正還是負(fù),零標(biāo)志,ZF,當(dāng)前的運(yùn)算結(jié)果為零，當(dāng)前的運(yùn)算結(jié)果為非零,奇偶標(biāo)志,PF,運(yùn)算結(jié)果所含的1的個(gè)數(shù)為偶數(shù),進(jìn)位標(biāo)志,CF,當(dāng)執(zhí)行一個(gè)加法運(yùn)算使最高位產(chǎn)生進(jìn)位時(shí)，或者執(zhí)行一個(gè)減法運(yùn)算引起最高位產(chǎn)生借位時(shí)，此外，循環(huán)指令也影響這一標(biāo)志,輔助進(jìn)位標(biāo)志,AF,加法運(yùn)算時(shí)，如果第3位往第4位有進(jìn)位；減法運(yùn)算時(shí)，如果第3位往第4位有借位。輔助進(jìn)位標(biāo)志一般在BCD碼運(yùn)算中作為是否進(jìn)行十進(jìn)制調(diào)整的判斷依據(jù),溢出標(biāo)志,OF,運(yùn)算過程中產(chǎn)生溢出時(shí)，所謂溢出，是指當(dāng)字節(jié)運(yùn)算的結(jié)果超出了范圍128+127，或者當(dāng)字運(yùn)算的結(jié)果超出了范圍32768+32767時(shí)稱為溢出,方向標(biāo)志,DF,控制串操作指令用的標(biāo)志。DF=0,串操作過程中的地址會(huì)不斷增值；DF=1,串操作過程中的地址會(huì)不斷減值,中斷標(biāo)志,IF,控制可屏蔽中斷的標(biāo)志。IF=0,CPU不能對(duì)可屏蔽中斷請(qǐng)求作出響應(yīng)；IF=1,CPU可以接受可屏蔽中斷請(qǐng)求,跟蹤標(biāo)志,TF,CPU按跟蹤方式執(zhí)行指令,例1：執(zhí)行以下兩數(shù)的加法操作，判斷各標(biāo)志位的狀態(tài)。,執(zhí)行以上操作后，各狀態(tài)標(biāo)志位的狀態(tài)應(yīng)是：,CF0，PF0，AF0，ZF0，SF0，OF0,例2：執(zhí)行加法操作。,各狀態(tài)標(biāo)志位的狀態(tài)應(yīng)是：,CF1，PF1，AF0，ZF0，SF1，OF0,例3：執(zhí)行加法操作。,執(zhí)行以上加法操作后，各狀態(tài)標(biāo)志位的狀態(tài)應(yīng)是：,CF0，PF0，AF0，ZF0，SF1，OF1,二、總線接口部件BIU,負(fù)責(zé)與存儲(chǔ)器、I/O接口電路傳送信息。,1.BIU的功能：,2.BIU的組成,(1)四個(gè)段地址寄存器,CS16位代碼段寄存器,DS16位數(shù)據(jù)段寄存器,ES16位附加段寄存器,SS16位堆棧段寄存器,(2)IP16位指令指針寄存器,指向下一條要取出的指令。,(3)20位地址加法器,16位內(nèi)部寄存器提供的信息經(jīng)地址加法器產(chǎn)生20位地址信息。,例：指令的物理地址=CS16+IP,若CS=1000H,IP=3050H,則PA=10000H+3050H=13050H,(4)六字節(jié)的指令隊(duì)列,取指令與執(zhí)行指令并行工作，即在一條指令的執(zhí)行過程中，可以取出下一條或多條指令，在指令隊(duì)列中排隊(duì)。,三、BIU和EU的并行工作,2.38086CPU的工作模式與引腳信號(hào),2.3.18086CPU的兩種工作模式,根據(jù)不同的應(yīng)用環(huán)境，8086可以工作在兩種模式：最小模式和最大模式。,1.最小模式,系統(tǒng)中只有8086一個(gè)微處理器，所有的總線控制信號(hào)均由8086產(chǎn)生，系統(tǒng)的總線控制信號(hào)被減至最少。,2.最大模式,用于中規(guī)?；虼笮偷?086系統(tǒng)中。,8086作為主微處理器以外，還有其它的微處理器協(xié)助工作。,8087：數(shù)值運(yùn)算的協(xié)處理器。,8089：輸入/輸出(I/O)協(xié)處理器,2.3.28086CPU的引腳信號(hào),1.最小模模式的引腳信號(hào),雙向，三態(tài)。,在一個(gè)總線周期的第一個(gè)時(shí)鐘周期，AD15AD0傳送地址信號(hào)，在其他的時(shí)鐘周期，作數(shù)據(jù)總線使用。,(1)地址/數(shù)據(jù)總線AD15AD0,(2)地址/狀態(tài)信號(hào)線A19/S6A16/S3,輸出，三態(tài)。,在一個(gè)總線周期的T1，輸出地址信號(hào)的最高4位，在其他的時(shí)鐘周期，輸出狀態(tài)信號(hào)S6S3。,(1)S6為低，表示8086當(dāng)前與總線相連,(2)S5IF。,3.S4、S3的組合指出當(dāng)前使用的段碼寄存器情況,S4,S3,意義,0,0,1,1,0,1,0,1,當(dāng)前正在使用ES附加段,當(dāng)前正在使用SS堆棧段,當(dāng)前正在使用CS或者未使用任何寄存器,當(dāng)前正在使用DS數(shù)據(jù)段,同樣，這4個(gè)引腳信號(hào)也要用外電路將地址信號(hào)鎖存。,(3)BHE/S7高8位數(shù)據(jù)總線允許/狀態(tài)線,輸出，三態(tài)。,在總線周期的T1，為BHE信號(hào)，表示高8位數(shù)據(jù)線D15D8上的數(shù)據(jù)有效。,在其他的總線周期，為S7狀態(tài)信號(hào)，8086中S7未作定義。,BHE和A0結(jié)合控制CPU與存儲(chǔ)器之間數(shù)據(jù)傳送的格式。,BHE,A0,數(shù)據(jù)傳送格式,0,0,1,1,0,1,0,1,同時(shí)傳送高、低字節(jié)(AD0AD15),奇數(shù)地址的高位字節(jié)(AD8AD15),偶數(shù)地址的低位字節(jié)(AD0AD7),無效,以上13為地址、數(shù)據(jù)總線信號(hào)，下面介紹引腳中的控制信號(hào)。,(4)MN/MX最大/最小模式控制信號(hào)。,輸出，三態(tài)，低電平有效。,(5)RD讀信號(hào),(6)M/IO存儲(chǔ)器/輸入輸出控制信號(hào),輸出，三態(tài)。,(7)WR寫信號(hào),輸出，三態(tài)，低電平有效。,(8)ALE地址鎖存允許信號(hào),輸出，高有效。每一總線周期的T1有效。,(9)READY準(zhǔn)備好信號(hào),輸入，高有效。CPU訪問存儲(chǔ)器或外設(shè)時(shí)，READY有效，表示存儲(chǔ)器或外設(shè)已準(zhǔn)備好傳送數(shù)據(jù)。,(10)INTR可屏蔽的中斷請(qǐng)求信號(hào),輸入，高有效，表示外設(shè)向CPU提出中斷申請(qǐng)，若FR中IF=1，CPU在當(dāng)前指令后即響應(yīng)。,(11)INTA中斷響應(yīng)信號(hào),(12)NMI非屏蔽中斷請(qǐng)求信號(hào),(13)RESET系統(tǒng)復(fù)位信號(hào),復(fù)位重新啟動(dòng)后，第一條指令地址FFFF0H。,(14)DT/R數(shù)據(jù)收發(fā)控制信號(hào),輸出，三態(tài)，控制數(shù)據(jù)總線驅(qū)動(dòng)器的數(shù)據(jù)傳送方向。,(15)DEN數(shù)據(jù)允許信號(hào),輸出，三態(tài)，低有效，控制CPU外接的數(shù)據(jù)收發(fā)器。,(16)HOLD總線保持請(qǐng)求信號(hào),輸入，高有效，表示其它的總線主設(shè)備申請(qǐng)對(duì)總線的控制權(quán)。,(17)HLDA總線保持響應(yīng)信號(hào),輸出，高有效，表示CPU響應(yīng)HOLD信號(hào)，讓出總線控制權(quán)。,(18)TEST測試信號(hào),輸入，低電平有效，與WAIT指令配合使用。,(19)CLK系統(tǒng)時(shí)鐘輸入信號(hào),最大時(shí)鐘頻率為5MHZ，占空比1/3。,(20)GND地和VCC電源引腳,VCC：+5直流電源。,2.最大模式下的引腳信號(hào),在最大模式下，僅2431引腳信號(hào)與最小模式不同，如表2-6所示。,表2-6兩種模式下8086的2431引腳信號(hào),引腳編號(hào)最小模式最大模式,2425262728293031,ALE,DT/,M,HLDAHOLD,QS1QS2,RQ/GT1RQ/GT0,（1）QS1和QS0指令隊(duì)列狀態(tài)信號(hào),輸出。這兩信號(hào)組合起來提供了8086內(nèi)部指令隊(duì)列的狀態(tài)，以便外部對(duì)其動(dòng)作進(jìn)行跟蹤。QS1和QS0編碼和對(duì)應(yīng)的隊(duì)列狀態(tài)如表2-7所示。,表2-7QS1和QS0編碼與隊(duì)列狀態(tài),QS1QS0隊(duì)列狀態(tài),0011,0101,空操作取走指令的第一個(gè)字節(jié)隊(duì)列空從隊(duì)列里取出的字節(jié)是指令的后續(xù)字節(jié),（2）2，1和0總線周期狀態(tài)信號(hào),輸出，三態(tài)。這三個(gè)狀態(tài)信號(hào)組成的編碼表示了當(dāng)前總線周期是何種操作周期，如表2-8所示。,表2-82，1和0編碼總線周期,發(fā)中斷響應(yīng)信號(hào)讀I/O端口寫I/O端口暫停取指令讀存儲(chǔ)器寫存儲(chǔ)器無源狀態(tài),01010101,00001111,00110011,總線周期,當(dāng)8086工作在最大模式時(shí)，必須連接總線控制器，如Intel8288。8288將利用以上狀態(tài)信息產(chǎn)生最大模式下的存儲(chǔ)器和I/O控制信號(hào)。,（3）總線封鎖信號(hào),輸出，三態(tài)、低電平有效。當(dāng)此信號(hào)為低電平有效時(shí)，系統(tǒng)中其他總線主部件不能占有總線。此信號(hào)由前綴指令LOCK使其有效，并一直保持到LOCK前綴后面的一條指令執(zhí)行完畢。另外，在8086的兩個(gè)中斷響應(yīng)脈沖之間，信號(hào)也自動(dòng)變?yōu)橛行щ娖?，以防其他總線主部件在中斷響應(yīng)過程中占有總線，使一個(gè)完整的中斷響應(yīng)過程被間斷。,（4）和總線請(qǐng)求/允許信號(hào),雙向。這兩個(gè)信號(hào)可供CPU以外的兩個(gè)處理器用以發(fā)出使用總線的請(qǐng)求信號(hào)和接收CPU對(duì)總線請(qǐng)求信號(hào)的應(yīng)答信號(hào)，總線請(qǐng)求信號(hào)和允許信號(hào)在同一引腳上傳輸，但方向相反。其中，的優(yōu)先級(jí)高于。,2.48086的存儲(chǔ)器管理,2.4.1存儲(chǔ)器的分段和物理地址的形成,8086可尋址空間為1M字節(jié)，對(duì)整個(gè)存儲(chǔ)器空間尋址需要20位的地址碼，而8086CPU內(nèi)的所有寄存器都是16位，只能尋址64K字節(jié)，為了能對(duì)1M字節(jié)的存儲(chǔ)器進(jìn)行尋址，8086系統(tǒng)采用了巧妙的存儲(chǔ)器分段技術(shù)，即將1M字節(jié)的存儲(chǔ)器空間分成若干個(gè)邏輯段，每個(gè)段最長64K字節(jié)，段內(nèi)地址是連續(xù)的，仍可采用16位尋址方法。邏輯段可在整個(gè)存儲(chǔ)空間內(nèi)浮動(dòng)，段與段之間可以是連續(xù)的，也可以是分開的或重疊的（部分重疊或完全重疊），如圖2-11所示。,1.存儲(chǔ)器的分段,2.物理地址的形成,物理地址：20位絕對(duì)地址,邏輯地址：段基址和段內(nèi)偏移量。,物理地址段基地址16+偏移地址,其意思是：將段寄存器（CS，DS，SS或ES）中的內(nèi)容向左移4位（相當(dāng)于乘16），然后和偏移地址相加便得出20位物理地位。物理地址的計(jì)算是在CPU的總線接口部件BIU中的地址加法器中實(shí)現(xiàn)的。,例如：某指令在代碼段中邏輯地址為：段首址CS1000H，段內(nèi)偏移地址IP5F62H，則其物理地址為CS16+IP10000H+5F62H15F62H，如圖2-13所示。,顯然，若該指令的段的基址為CS1200H，而IP3F62H，則20位的物理地址仍為15F62H。也就是說，同一個(gè)物理地址可以由不同的段地址和偏移地址組合得到。即指向同一物理地址的段地址和偏移地址不是唯一的。,3.邏輯地址的來源,8086CPU在運(yùn)行程序過程中，訪問存儲(chǔ)器的操作類型是各種各樣的，如取指令訪問存儲(chǔ)器，取操作數(shù)訪問存儲(chǔ)器等等。訪問存儲(chǔ)器的操作類型不同，總線接口部件BIU訪問存儲(chǔ)器時(shí)所使用邏輯地址的來源就不同，不同操作類型的邏輯地址的來源如表2-9所示。,表2-9邏輯地址來源,操作類型正常使用的（隱含）段基址可替換段地址偏移地址物理地址計(jì)算,取指令CS無IPCS16+IP,堆棧操作SS無SPSS16+SP,BP間址SSCS，DS，ES有效地址EASS16+EA,存取變量DSCS，ES，SS有效地址EADS16+EA,源字符串DSCS，ES，SSSIDS16+SI,目標(biāo)字符串ES無DIES16+DI,圖2-14所示為段寄存器與其他寄存器組合尋址存儲(chǔ)單元的示意圖。,2.4.28086系統(tǒng)中存儲(chǔ)器的分體結(jié)構(gòu),在8086系統(tǒng)中，將總?cè)萘繛?M字節(jié)的存儲(chǔ)器分為兩個(gè)存儲(chǔ)體，即奇地址存儲(chǔ)體和偶地址存儲(chǔ)體，各為512K字節(jié)，如圖2-15所示。,表2-10和A0的代碼組合及對(duì)應(yīng)的存取操作,通常，從偶地址開始的字稱為規(guī)則字，讀/寫規(guī)則字只需一個(gè)總線周期；把從奇地址開始的字稱為非規(guī)則字，讀/寫非規(guī)則字需要用二個(gè)總線周期，相對(duì)來說需要較長時(shí)間。所以，為了加快程序運(yùn)行速度，編程時(shí)應(yīng)注意從偶地址開始存放字?jǐn)?shù)據(jù)。,堆棧是按照“后進(jìn)先出”(LastinFirstout)原則組織的一段特殊的內(nèi)存區(qū)域。,堆棧由SP自動(dòng)管理，SP始終指向當(dāng)前的棧頂。,堆棧主要用于中斷調(diào)用，子程序調(diào)用以及數(shù)據(jù)的暫時(shí)存儲(chǔ)等。,堆棧有壓入和彈出兩種操作。,8086CPU的堆棧在壓棧時(shí)，由上往下生長(堆棧指針減量修改)。,2.4.38086系統(tǒng)的堆棧,2.5.1指令周期、總線周期和時(shí)鐘周期,指令周期(InstructionCycle)：CPU執(zhí)行一條指令所需要的時(shí)間。,總線周期(BusCycle)：CPU與外部電路之間進(jìn)行一次數(shù)據(jù)傳送所需的時(shí)間。,時(shí)鐘周期(ClockCycle)：控制CPU基本操作的時(shí)鐘，是CPU處理動(dòng)作的最小時(shí)間單位，又稱T狀態(tài)。,2.58086的總線操作和時(shí)序,一個(gè)指令周期由一個(gè)或若干個(gè)總線周期組成，一個(gè)總線周期至少包含4個(gè)T狀態(tài)。,2.5.28086的典型總線周期,一、典型總線周期的時(shí)序,8086CPU的一個(gè)基本總線周期由4個(gè)時(shí)鐘周期（T1T4）組成。時(shí)鐘周期T也稱為T狀態(tài)，即T1狀態(tài)、T2狀態(tài)、T3狀態(tài)和T4狀態(tài)。CPU在每個(gè)時(shí)鐘周期（狀態(tài)）內(nèi)完成若干基本操作，具體是：,T1狀態(tài)：CPU向20位地址/狀態(tài)（A19/S6A16/S3），地址/數(shù)據(jù)（AD15AD0）分時(shí)復(fù)用總線上發(fā)送讀寫存儲(chǔ)器或I/O端口的地址。,T2狀態(tài)：CPU從總線上撤消地址，若為讀周期，則使低16位地址/數(shù)據(jù)總線（AD15AD0）為高阻抗?fàn)顟B(tài)，以便CPU有足夠的時(shí)間從輸出地址方式轉(zhuǎn)變?yōu)檩斎霐?shù)據(jù)方式。若為寫周期，則向低16位地址/數(shù)據(jù)總線（AD15AD0）上送出寫數(shù)據(jù)，準(zhǔn)備進(jìn)行寫操作。由于輸出地址和輸出數(shù)據(jù)都是寫總線過程，CPU不必要改輸出為輸入方式，因而不需要緩沖時(shí)間。T2狀態(tài)總線的高4位（A19/S6A16/S3）上輸出本總線周期狀態(tài)信息S6S3。這些狀態(tài)信息用來表示中斷允許狀態(tài)、當(dāng)前正在使用的段寄存器等。,T3狀態(tài)：CPU在總線的高4位（A19/S6A16/S3）繼續(xù)輸出總線周期狀態(tài)信號(hào)S6S3。在總線的低16位（AD15AD0）地址/數(shù)據(jù)線上繼續(xù)發(fā)送要寫的數(shù)據(jù)，或者從存儲(chǔ)器或I/O端口讀入數(shù)據(jù)。,T4狀態(tài)：總線周期結(jié)束，命令被禁止，選中的設(shè)備在邏輯上和總線脫離。,TW等待狀態(tài)：如果被選中的存儲(chǔ)器或I/O設(shè)備不能及時(shí)配合CPU傳送數(shù)據(jù)，則必須通知CPU數(shù)據(jù)“未準(zhǔn)備好”，迫使CPU在T3狀態(tài)后插入等待狀態(tài)TW?！拔礈?zhǔn)備好”信號(hào)必須