第8章 CPU結(jié)構(gòu)和功能

第八章CPU結(jié)構(gòu)和功能,計算機組成原理,主講人：張瑞華山東大學(xué)計算機科學(xué)與技術(shù)學(xué)院,作者：唐朔飛,高等教育出版社,2,內(nèi)容提要,8.4中斷系統(tǒng),8.3指令流水(了解),8.2指令周期,8.1CPU的結(jié)構(gòu),3,8.1CPU的結(jié)構(gòu),一、CPU的功能,取指令,分析指令,執(zhí)行指令，發(fā)出各種操作命令,控制程序輸入及結(jié)果的輸出,總線管理,處理異常情況和特殊請求,1.控制器的功能,2.運算器的功能,實現(xiàn)算術(shù)運算和邏輯運算,指令控制,操作控制,時間控制,數(shù)據(jù)加工,處理中斷,4,二、CPU結(jié)構(gòu)框圖,PCIR,ALU寄存器,中斷系統(tǒng),1.CPU與系統(tǒng)總線,CU時序電路,8.1,5,2.CPU的內(nèi)部結(jié)構(gòu),8.1,6,1.用戶可見寄存器,(1)通用寄存器,三、CPU的寄存器,存放操作數(shù),可作某種尋址方式所需的專用寄存器,(2)數(shù)據(jù)寄存器,存放操作數(shù)（滿足各種數(shù)據(jù)類型）,兩個寄存器拼接存放雙倍字長數(shù)據(jù),(3)地址寄存器,存放地址，其位數(shù)應(yīng)滿足最大的地址范圍,用于特殊的尋址方式段基值棧指針,(4)條件碼寄存器,存放條件碼，可作程序分支的依據(jù),如正、負(fù)、零、溢出、進(jìn)位等,8.1,7,2.控制和狀態(tài)寄存器,(1)控制寄存器,PC,控制CPU操作,(2)狀態(tài)寄存器,狀態(tài)寄存器,其中MAR、MDR、IR用戶不可見,存放條件碼,PSW寄存器,存放程序狀態(tài)字,PC用戶可見,3.舉例,Z80008086MC68000,MAR,M,MDR,IR,8.1,8,四、控制單元CU和中斷系統(tǒng),1.CU產(chǎn)生全部指令的微操作命令序列,2.中斷系統(tǒng),參見第篇,五、ALU,參見8.4節(jié),參見第章,8.1,9,內(nèi)容提要,8.4中斷系統(tǒng),8.3指令流水,8.2指令周期,8.1CPU的結(jié)構(gòu),10,8.2指令周期,一、指令周期的基本概念,1.指令周期,取出并執(zhí)行一條指令所需的全部時間,完成一條指令,執(zhí)行,取指、分析,取指周期,執(zhí)行周期,11,2.每條指令的指令周期不同,NOP,ADDmem,MULmem,8.2,12,3.具有間接尋址的指令周期,4.帶有中斷周期的指令周期,8.2,13,5.指令周期流程,取指周期,執(zhí)行周期,間址周期,中斷周期,8.2,14,6.CPU工作周期的標(biāo)志,CPU訪存有四種性質(zhì),取指令,取地址,取操作數(shù),存程序斷點,取指周期,間址周期,執(zhí)行周期,中斷周期,CPU的4個工作周期,8.2,15,1.取指周期數(shù)據(jù)流,二、指令周期的數(shù)據(jù)流,CU,MAR,PC,8.2,16,2.間址周期數(shù)據(jù)流,8.2,17,3.執(zhí)行周期數(shù)據(jù)流,4.中斷周期數(shù)據(jù)流,不同指令的執(zhí)行周期數(shù)據(jù)流不同,8.2,18,作業(yè),3708.4,19,內(nèi)容提要,8.4中斷系統(tǒng),8.3指令流水,8.2指令周期,8.1CPU的結(jié)構(gòu),20,8.3指令流水,一、如何提高機器速度,1.提高訪存速度,2.提高I/O和主機之間的傳送速度,提高整機處理能力,高速芯片,Cache,多體并行,I/O處理機,DMA,多總線,通道,高速器件,改進(jìn)系統(tǒng)結(jié)構(gòu)，開發(fā)系統(tǒng)的并行性,中斷,3.提高運算器速度,高速芯片,改進(jìn)算法,快速進(jìn)位鏈,21,二、系統(tǒng)的并行性,時間上互相重疊,2.并行性的等級,指令級（指令之間）（指令內(nèi)部）,過程級（程序、進(jìn)程）,兩個或兩個以上事件在同一時刻發(fā)生,兩個或兩個以上事件在同一時間段發(fā)生,并行,1.并行的概念,粗粒度,軟件實現(xiàn),細(xì)粒度,硬件實現(xiàn),8.3,22,三、指令流水原理,2.指令的二級流水,1.指令的串行執(zhí)行,取指令取指令部件完成,總有一個部件空閑,指令預(yù)取,若取指和執(zhí)行階段時間上完全重疊,指令周期減半速度提高1倍,執(zhí)行指令執(zhí)行指令部件完成,8.3,23,必須等上條指令執(zhí)行結(jié)束，才能確定下條指令的地址，造成時間損失,3.影響指令流水效率加倍的因素,(1)執(zhí)行時間取指時間,(2)條件轉(zhuǎn)移指令對指令流水的影響,解決辦法？,猜測法,8.3,24,4.指令的六級流水,六級流水,14個時間單位,串行執(zhí)行,6954個時間單位,完成一條指令,6個時間單位,8.3,25,三、影響指令流水線性能的因素,1.結(jié)構(gòu)相關(guān),8.3,不同指令爭用同一功能部件產(chǎn)生資源沖突,程序的相近指令之間出現(xiàn)某種關(guān)聯(lián)使指令流水出現(xiàn)停頓，影響流水線效率,解決辦法,停頓,指令存儲器和數(shù)據(jù)存儲器分開,指令預(yù)取技術(shù)（適用于訪存周期短的情況）,26,2.數(shù)據(jù)相關(guān),不同指令因重疊操作，可能改變操作數(shù)的讀/寫訪問順序,采用旁路技術(shù),解決辦法,8.3,寫后讀相關(guān)（RAW）,讀后寫相關(guān)（WAR）,寫后寫相關(guān)（WAW）,后推法,27,3.控制相關(guān),8.3,由轉(zhuǎn)移指令引起,28,3.控制相關(guān),8.3,29,四、流水線性能,1.吞吐率,單位時間內(nèi)流水線所完成指令或輸出結(jié)果的數(shù)量,8.3,最大吞吐率,實際吞吐率,連續(xù)處理n條指令的吞吐率為,30,2.加速比Sp,8.3,m段的流水線的速度與等功能的非流水線的速度之比,31,由于流水線有建立時間和排空時間因此各功能段的設(shè)備不可能一直處于工作狀態(tài),8.3,流水線中各功能段的利用率,3.效率,32,8.3,3.效率,流水線中各功能段的利用率,33,五、流水線的多發(fā)技術(shù),1.超標(biāo)量技術(shù),每個時鐘周期內(nèi)可并發(fā)多條獨立指令,不能調(diào)整指令的執(zhí)行順序,配置多個功能部件,通過編譯優(yōu)化技術(shù)，把可并行執(zhí)行的指令搭配起來,8.3,34,2.超流水線技術(shù),在一個時鐘周期內(nèi)再分段（3段）,不能調(diào)整指令的執(zhí)行順序,在一個時鐘周期內(nèi)一個功能部件使用多次（3次）,靠編譯程序解決優(yōu)化問題,流水線速度是原來速度的3倍,8.3,35,3.超長指令字技術(shù),采用多個處理部件,8.3,36,六、流水線結(jié)構(gòu),1.指令流水線結(jié)構(gòu),完成一條指令分7段，每段需一個時鐘周期,若流水線不出現(xiàn)斷流,1個時鐘周期出1結(jié)果,不采用流水技術(shù),7個時鐘周期出1結(jié)果,理想情況下，7級流水的速度是不采用流水技術(shù)的7倍,8.3,37,2.運算流水線,完成浮點加減運算可分對階、尾數(shù)求和、規(guī)格化三段,分段原則每段操作時間盡量一致,8.3,38,作業(yè),3708.11、8.12流水線問題：指令流水線原理？什么是多發(fā)射技術(shù)？多發(fā)技術(shù)有哪幾種？,39,內(nèi)容提要,8.4中斷系統(tǒng),8.3指令流水,8.2指令周期,8.1CPU的結(jié)構(gòu),40,8.4中斷系統(tǒng),一、概述,1.引起中斷的各種因素,(1)人為設(shè)置的中斷,(2)程序性事故,如轉(zhuǎn)管指令,溢出、操作碼不能識別、除法非法,(5)外部事件,(4)I/O設(shè)備,(3)硬件故障,用鍵盤中斷現(xiàn)行程序,41,2.中斷系統(tǒng)需解決的問題,(1)各中斷源如何向CPU提出請求？,(2)各中斷源同時提出請求怎么辦？,(5)如何尋找入口地址？,(4)如何保護現(xiàn)場？,(3)CPU什么條件、什么時間、以什么方式響應(yīng)中斷？,(6)如何恢復(fù)現(xiàn)場，如何返回？,(7)處理中斷的過程中又出現(xiàn)新的中斷怎么辦？,硬件軟件,8.4,42,二、中斷請求標(biāo)記和中斷判優(yōu)邏輯,1.中斷請求標(biāo)記INTR,一個請求源一個INTR中斷請求標(biāo)記觸發(fā)器,多個INTR組成中斷請求標(biāo)記寄存器,INTR分散在各個中斷源的接口電路中,INTR集中在CPU的中斷系統(tǒng)內(nèi),8.4,43,2.中斷判優(yōu)邏輯,分散在各個中斷源的接口電路中鏈?zhǔn)脚抨犉?(1)硬件實現(xiàn)（排隊器）,參見第五章P196,8.4,設(shè)備1#、2#、3#、4#優(yōu)先級按降序排列,44,2.中斷判優(yōu)邏輯,集中在CPU內(nèi),(1)硬件實現(xiàn)（排隊器）,INTR1,INTR2,INTR3,INTR4,INTR1、INTR2、INTR3、INTR4優(yōu)先級按降序排列,8.4,45,A、B、C優(yōu)先級按降序排列,(2)軟件實現(xiàn)（程序查詢）,轉(zhuǎn)A的服務(wù)程序入口地址,轉(zhuǎn)B的服務(wù)程序入口地址,轉(zhuǎn)C的服務(wù)程序入口地址,8.4,46,三、中斷服務(wù)程序入口地址的尋找,1.硬件向量法,向量地址12H、13H、14H入口地址200、300、400,8.4,特點：速度快現(xiàn)代計算機普遍采用,47,2.軟件查詢法,M,8.4,48,四、中斷響應(yīng),1.響應(yīng)中斷的條件,允許中斷觸發(fā)器EINT=1,2.響應(yīng)中斷的時間,指令執(zhí)行周期結(jié)束時刻由CPU發(fā)查詢信號,CPU中斷查詢,至排隊器,8.4,49,3.中斷隱指令,(1)保護程序斷點,(2)尋找服務(wù)程序入口地址,(3)硬件關(guān)中斷,PC,斷點存于特定地址（如0號地址）內(nèi)或者,斷點進(jìn)棧,INT中斷標(biāo)記,EINT允許中斷,RS觸發(fā)器,8.4,50,五、保護現(xiàn)場和恢復(fù)現(xiàn)場,1.保護現(xiàn)場,2.恢復(fù)現(xiàn)場,保護現(xiàn)場,其它服務(wù)程序,恢復(fù)現(xiàn)場,中斷返回,PUSH,視不同請求源而定,POP,中斷服務(wù)程序完成,中斷服務(wù)程序,中斷隱指令完成,中斷服務(wù)程序完成,8.4,IRET,51,1.多重中斷的概念,k,l,m,k+1,l+1,m+1,程序斷點k+1,l+1,m+1,六、中斷屏蔽技術(shù),8.4,52,2.實現(xiàn)多重中斷的條件,中斷請求,主程序,(2)優(yōu)先級別高的中斷源有權(quán)中斷優(yōu)先級別低的中斷源,(1)提前設(shè)置開中斷指令,8.4,53,3.屏蔽技術(shù),(1)屏蔽觸發(fā)器的作用,MASK=0（未屏蔽）,INTR能被置“1”,MASKi=1（屏蔽）,INTPi=0（不能被排隊選中）,8.4,1,54,(2)屏蔽字,8.4,55,(3)屏蔽技術(shù)可改變處理優(yōu)先等級,響應(yīng)優(yōu)先級,響應(yīng)優(yōu)先級ABCD降序排列,8.4,不可改變,處理優(yōu)先級,可改變（通過重新設(shè)置屏蔽字）,處理優(yōu)先級ADCB降序排列,56,(3)屏蔽技術(shù)可改變處理優(yōu)先等級,8.4,57,(3)屏蔽技術(shù)可改變處理優(yōu)先等級,(4)屏蔽技術(shù)的其他作用,8.4,便于程序控制,可以人為屏蔽某個中斷源的請求,58,8.4,(5)新屏蔽字的設(shè)置,置屏蔽字,恢復(fù)屏蔽字,關(guān)中斷,開中斷,59,