哈工大計算機(jī)組成原理第三章課件唐朔飛老師

1、第三章 系統(tǒng)總線,3.1 總線的基本概念,3.2 總線的分類,3.3 總線特性及性能指標(biāo),3.4 總線結(jié)構(gòu),3.5 總線控制,更多資料下載: http:/,3.1 總線的基本概念,一、為什么要用總線,二、什么是總線,三、總線上信息的傳送,串行,并行,四、總線結(jié)構(gòu)計算機(jī)舉例,1. 面向 CPU 的雙總線結(jié)構(gòu)框圖,中央處理 器 CPU,3.1,2. 單總線結(jié)構(gòu)框圖,3.1,3. 以存儲器為中心的雙總線結(jié)構(gòu)框圖,M.M,3.1,3.2 總線的分類,1.片內(nèi)總線,2.系統(tǒng)總線,芯片內(nèi)部 的總線,雙向 與機(jī)器字長、存儲字長有關(guān),單向 與存儲地址、 I/O地址有關(guān),有出 有入,計算機(jī)各部件之間 的信息傳輸

2、線,存儲器讀、存儲器寫 總線允許、中斷確認(rèn),中斷請求、總線請求,3.通信總線,串行通信總線,并行通信總線,傳輸方式,3.2,3.3 總線特性及性能指標(biāo),一、總線物理實現(xiàn),二、總線特性,尺寸 形狀,傳輸方向 和有效的 電平 范圍,每根傳輸線的 功能,信號的 時序 關(guān)系,3.3,地址 數(shù)據(jù) 控制,三、總線的性能指標(biāo),數(shù)據(jù)線 的根數(shù),每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBs,同步、不同步,地址線 與 數(shù)據(jù)線 復(fù)用,地址線、數(shù)據(jù)線和控制線的 總和,負(fù)載能力,并發(fā)、自動、仲裁、邏輯、計數(shù),3.3,ISA EISA VL-BUS PCI,總 線 標(biāo) 準(zhǔn),四、總線標(biāo)準(zhǔn),3.3,3.4 總線結(jié)構(gòu),一、單總線結(jié)構(gòu),1. 雙

3、總線結(jié)構(gòu),具有特殊功能的處理器 由通道對I/O統(tǒng)一管理,二、多總線結(jié)構(gòu),3.4,2. 三總線結(jié)構(gòu),3.4,3. 三總線結(jié)構(gòu)的又一形式,3.4,4. 四總線結(jié)構(gòu),3.4,1. 傳統(tǒng)微型機(jī)總線結(jié)構(gòu),三、總線結(jié)構(gòu)舉例,3.4,2. VL-BUS局部總線結(jié)構(gòu),3.4,3. PCI 總線結(jié)構(gòu),3.4,4. 多層 PCI 總線結(jié)構(gòu),3.4,3.5 總線控制,一、總線判優(yōu)控制,總線判優(yōu)控制,分布式,集中式,1. 基本概念,鏈?zhǔn)讲樵?計數(shù)器定時查詢,獨立請求方式,2. 鏈?zhǔn)讲樵兎绞?3.5,I/O接口1,3. 計數(shù)器定時查詢方式,I/O接口1,3.5,設(shè)備地址,4. 獨立請求方式,3.5,二、總線通信控制,1

4、. 目的,2. 總線傳輸周期,主模塊申請，總線仲裁決定,主模塊向從模塊 給出地址 和 命令,主模塊和從模塊 交換數(shù)據(jù),主模塊 撤銷有關(guān)信息,解決通信雙方 協(xié)調(diào)配合 問題,3.5,由 統(tǒng)一時標(biāo) 控制數(shù)據(jù)傳送,充分 挖掘 系統(tǒng) 總線每瞬間 的 潛力,3. 總線通信的四種方式,采用 應(yīng)答方式，沒有公共時鐘標(biāo)準(zhǔn),同步、異步結(jié)合,3.5,1) 同步式數(shù)據(jù)輸入,3.5,2) 同步式數(shù)據(jù)輸出,3.5,不互鎖,半互鎖,全互鎖,3) 異步通信,3.5,4) 半同步通信,3.5,同步、異步 結(jié)合,以輸入數(shù)據(jù)為例的半同步通信時序,T1 主模塊發(fā)地址,T2 主模塊發(fā)命令,T3 從模塊提供數(shù)據(jù),T4 從模塊撤銷數(shù)據(jù)，主模塊撤銷命令,3.5,上述三種通信的共同點,一個總線傳輸周期（以輸入數(shù)據(jù)為例,主模塊發(fā)地址 、命令,從模塊準(zhǔn)備數(shù)據(jù),從模塊向主模塊發(fā)數(shù)據(jù),總線空閑,3.5,占用總線,不占用總線,占用總線,5) 分離式通信,充分挖掘系統(tǒng)總線每瞬間的潛力,一個總線傳輸周期,子周期1,子周期2,3.5,1. 各模塊有權(quán)申請占用總線,分離式通