數(shù)字電路第六章時(shí)序邏輯電路練習(xí)題CAO

1、第六章 時(shí)序邏輯電路復(fù)習(xí)練習(xí)題一、填空題：1.構(gòu)造一個(gè)模6計(jì)數(shù)器需要 個(gè)狀態(tài)， 個(gè)觸發(fā)器。構(gòu)成一個(gè)1位十進(jìn)制同步加法計(jì)數(shù)器至少需要（ ）個(gè)JK觸發(fā)器，一個(gè)1位5進(jìn)制同步加法計(jì)數(shù)器至少需要（ ）個(gè)JK觸發(fā)器。2.若要構(gòu)成七進(jìn)制計(jì)數(shù)器，最少用_個(gè)觸發(fā)器，它有_個(gè)無效狀態(tài)。3.構(gòu)成一異步進(jìn)制加法計(jì)數(shù)器需要 n 個(gè)觸發(fā)器，一般將每個(gè)觸發(fā)器接成 計(jì)數(shù)或T 型觸發(fā)器。計(jì)數(shù)脈沖輸入端相連，高位觸發(fā)器的 CP 端與 鄰低位端 相連。4. 一個(gè)4位移位寄存器，經(jīng)過 4 個(gè)時(shí)鐘脈沖CP后，4位串行輸入數(shù)碼全部存入寄存器；再經(jīng)過 4 個(gè)時(shí)鐘脈沖CP后可串行輸出4位數(shù)碼。5. 要組成模15計(jì)數(shù)器，至少需要采用 4 個(gè)

2、觸發(fā)器。6.按計(jì)數(shù)器中各觸發(fā)器翻轉(zhuǎn)時(shí)間可分為_同步計(jì)數(shù)器_，異步計(jì)數(shù)器_。7. 74LS161是_a_（a.同步b.異步）二進(jìn)制計(jì)數(shù)器。它具有_清除_，_置數(shù)_，_保持_和計(jì)數(shù)等四種功能。8. 74LS290是_b_（a.同步b.異步）非二進(jìn)制計(jì)數(shù)器。9.在計(jì)數(shù)過程中，利用反饋提供置數(shù)信號(hào)，使計(jì)數(shù)器將指定數(shù)置入，并由此狀態(tài)繼續(xù)計(jì)數(shù)，可構(gòu)成N進(jìn)制計(jì)數(shù)器，該方法有_同步_置數(shù)和_異步置數(shù)兩種。10.將模為M和N的兩片計(jì)數(shù)器a_（a.串接b.并接），可擴(kuò)展成_M*N_進(jìn)制的計(jì)數(shù)器。二、選擇題：1、一個(gè)計(jì)數(shù)器的狀態(tài)變化為：000 001 010 011 100 000，則該計(jì)數(shù)器是（ 2 ）進(jìn)制（3

3、）法計(jì)數(shù)器。（1）4 （2）5 （3）加（4）減2、用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可得到的最大計(jì)數(shù)長度為（ A ）A. 2n B.2n C. D. n3、一塊7490十進(jìn)制計(jì)數(shù)器中,它含有的觸發(fā)器個(gè)數(shù)是( A )A. 4 B. 2 C. 1 D. 64.一位8421BCD碼計(jì)數(shù)器至少需要（ B ）個(gè)觸發(fā)器。A.3 B.4 C.5 D.105、利用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法有( ABC ) A.復(fù)位法 B.預(yù)置數(shù)法 C.級(jí)聯(lián)復(fù)位法三判斷題 （1）異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。 （ ） （2）把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。 （ ） （3）具有 N 個(gè)獨(dú)

4、立的狀態(tài)，計(jì)滿 N 個(gè)計(jì)數(shù)脈沖后，狀態(tài)能進(jìn)入循環(huán)的時(shí)序電路，稱之模N計(jì)數(shù)器。 （ ） （4） 計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。 （ ）1、二進(jìn)制加法計(jì)數(shù)器從0計(jì)數(shù)到十進(jìn)制24時(shí)，需要5個(gè)觸發(fā)器構(gòu)成，有7個(gè)無效狀態(tài)。（ ）2、構(gòu)成一個(gè)7進(jìn)制計(jì)數(shù)器需要三個(gè)觸發(fā)器。 （ ）3、當(dāng)時(shí)序電路存在無效循環(huán)時(shí)該電路不能自啟動(dòng)。（ ）4、構(gòu)成一個(gè)7進(jìn)制計(jì)數(shù)器需要三個(gè)觸發(fā)器。 （ ）5、當(dāng)時(shí)序電路存在無效循環(huán)時(shí)該電路不能自啟動(dòng)。（ ）6、同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（ ）7、有8個(gè)觸發(fā)器數(shù)目的二進(jìn)制計(jì)數(shù)器，它具有256個(gè)計(jì)數(shù)狀態(tài)。（ ）8、.N進(jìn)制計(jì)數(shù)器可以實(shí)現(xiàn)N分頻；（ ）9、寄存器是組合邏輯器件。 （ ）10、寄存器要存放n位二進(jìn)制數(shù)碼時(shí)，需要個(gè)觸發(fā)器。 （ ）11、3位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為的計(jì)數(shù)器。 （ ）12、十進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。 （ ）13、寄存器是組合邏輯器件。 （ ）14、寄存器要存放n位二進(jìn)制數(shù)碼時(shí)，需要個(gè)觸發(fā)器。 （ ）15、3位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為的計(jì)數(shù)器。 （ ）16、十進(jìn)制計(jì)數(shù)器最高位輸出的周期是輸入CP脈沖周期的10倍。 （ ）4、采用進(jìn)位輸出置最小數(shù)法，將集成計(jì)數(shù)器74LS161構(gòu)成9進(jìn)制計(jì)數(shù)器，畫出接線圖(見下左