基于cpld集成芯片實現(xiàn)任意波形發(fā)生器

1、基于CPLD集成芯片實現(xiàn)DDS技術的 任意波形發(fā)生器 姓名：黃先英，劉祧 指導老師：裴東，王全洲 學生屆別：2005 專業(yè)：電子信息工程 班級：電子甲班 摘要:我們所設計的是一種基于EDA（電子設計自 動化）技術及CPLD（大規(guī)?？删幊踢壿嬈骷┑?任意波形發(fā)生器，運用直接數(shù)字頻率合成技術 （DDS技術）的基本工作原理，通過MUXPLUS 軟件（一種可編程邏輯器件開發(fā)軟件）和VHDL語 言編程，對硬件結構和工作方式進行重構，再由可 編程邏輯器件控制數(shù)據(jù)的輸出，經(jīng)D/A轉(zhuǎn)換器轉(zhuǎn)換 成相應模擬信號。在設計過程中，以Altera公司的 EPM7128SLC84-15芯片為設計器件。討論了DDS 技術

2、的基本組成結構、工作原理和特點 在現(xiàn)代電子測量儀器中，任意波形發(fā)生器 （Arbitrary Waveform Generator，AWG）作為最 新一類的信號源，正日益受到人們的重視，國內(nèi)外 的許多科研單位和高等院校也紛紛著手研制AWG。 但目前使用的AWG大部分是利用分立元件實現(xiàn)的， 體積大、可靠性差、準確度低。 a 方案一：采用單片機函數(shù)發(fā)生器，用D/A轉(zhuǎn)換器的輸出 來改變調(diào)節(jié)電壓，也可以實現(xiàn)數(shù)控調(diào)整頻率，但步長難 以滿足要求，且頻率穩(wěn)定度不太高 b方案二：采用鎖相式頻率合成器，利用鎖相環(huán)，將壓控 蕩器（VCO）的輸出頻率鎖定在所需頻率上，該方案性 能良好，但難以達到輸出頻率覆蓋系數(shù)的要求

3、，且電路 復雜，不適于產(chǎn)生低頻信號。 c方案三：采用直接數(shù)字頻率合成器 ，可用硬件或軟件 實現(xiàn)。即用累加器按頻率要求相對應的相位增量進行累 加，再以累加相位值作為地址碼 ，經(jīng)D/A轉(zhuǎn)換、濾波即 得所需波形。方法簡單，頻率穩(wěn)定度高，易于程控。 d 方案四：采用單片機控制動態(tài)生成程序 ，該方法引入 動態(tài)編程和吞時鐘技術，使用8031便可產(chǎn)生50kHz的正 弦波。 所以在眾多實現(xiàn)AWG方案中，鑒于DDS目前的飛速發(fā) 展和顯著的優(yōu)點及可編程邏輯器件十分適合實現(xiàn) DDS技術，我們選擇了利用CPLD（Complex Programable Logic Device）和DDS技術來實現(xiàn) AWG的設計，用一片

4、CPLD器件就能完成幾十片 MSI（Middle Scale Integration,中規(guī)模集成）電路 才能完成的任務。而且DDS技術有著易于控制、相 位連續(xù)、輸出頻率穩(wěn)定度高、分辨率高等優(yōu)點。 DDS的基本原理是基于采樣定理，將模擬信號進 行采集，經(jīng)量化后存入存儲器中，通過尋址查找表 輸出波形數(shù)據(jù)，再經(jīng)過D/A轉(zhuǎn)換濾波即可恢復模擬 波形。基本框圖如下 實現(xiàn)DDS有三種技術方法 a 采用高性能DDS單片電路 b 采用低頻正弦波DDS單片電路 c 設計基于CPLD芯片的個人方法 將上述DDS的三種實現(xiàn)方案，采用集成DDS芯片 固然能實現(xiàn)，但靈活性不強，故采用基于CPLD芯 片的自行設計方案。采用

5、自頂向下細化的設計方法， 首先對波形生成子系統(tǒng)進行分析與方案選擇入手。 確認了波形產(chǎn)生子系統(tǒng)的實現(xiàn)方案后，再來考慮各 參數(shù)控制子系統(tǒng)的實現(xiàn) 本方案軟件采用了結構化系統(tǒng)設計與結構化程序設計的方法，整個軟件由頂向下分層分塊， 每個模塊完成一項功能，并遵守上層模塊調(diào)用下層模塊，同層模塊不能相互調(diào)用的原則， 軟件的模塊如下圖所示。 基本框圖 正弦波的設計 采樣點的計算公式為 (Cosa+1)*127.5 (0到）取64個點，（ 到2 ）則 將這些點逆向排列即可 三角波的設計 鋸齒波的設計 方波的設計 時鐘輸入選擇和波形輸出選擇 軟件仿真數(shù)據(jù) 結 論 經(jīng)過構思，編程設計，模擬，下載到 EPM7128SLC84-15芯片，連線以及連 接到示波器上調(diào)試，基本結果達到了預 期的任意波形發(fā)生器的設計目的 ，使所 設計的任意波形發(fā)生器最終能任意產(chǎn)生