電子琴畢業(yè)設(shè)計文獻資料翻譯

1、南京工程學(xué)院畢業(yè)設(shè)計文獻資料翻譯（原文及譯文）原文名稱:AT89C51Manual課題名稱：基于單片機的電了琴設(shè)計學(xué)生姓名：高俊學(xué)號： 2 4 0 06321 6指導(dǎo)老師:宋宇飛所在系部:康尼學(xué)院專業(yè)名稱:電子信息工程2 0 10年 3月20日Intro duct i oil toAT89C51GENERAL DE SCR I PTIONT h e AT 8 9C 5 1 i s a 1 owpower, hi g hperf o rmance CM O S 8 b it m i croc o m pu t er w i th 4K bytes o f Flas h Pro grammable

2、 and Eras a b le Read Only Memory (PEROM). The device is ma n ufa c turcd using A t mefs high dens i ty n o nvolat i 1 e me mor y t echn o lo g y and i s compatib 1 e with th e in d ustrjf stan d ar d MCS-51 i ns t ructio n-se t and pi n o u t. The on c hip Flash a 1 1 ow s the p r o gr a m memory t

3、o b e re p ro g rammed i nsystem o r b y a con v e ntional non vo I ati 1e mem o ry p r o g r ammer. B y c ombin i ng a v e rsa t ile 8-b i t CPU w i t h Fl ash on a monolith i c c hip, the A t mel AT89C 5 1 i s a p o werful micro c om p u t er wh i c h pr o vid e s a highl y f 1 ex i ble and cost e

4、 f fe c tive solu t i on t o ma n y emb e d d ed c o ntrol applic a tio n s.Feat u res Comp a tible w ith MCS-51 Products 4K B y tes o f In-S y st e m R e p r ogrammable Flas h Memory-Endu r ance：1,0 0 0 Write/E r ase C y c le s Full y Static Operation： 0 Hz to 2 4 MHz T h r e e-Le v e 1 Progr a m M

5、 e mo r y Lock 128 x 8 B i t Int e r n a 1 RAM 32 P rogrammable I/O Lines T wo 16-Bit Timcr/Counters Six Inter r upt S o u r c es Pro g r ammable Serial Chan n e 1 Low Power I d le and Power I) own Mo d esT h e A T 89C51 prov ides the fol 1 ow i ng s tand a rd fea t u res: 4K b y t e s o f Flas h ,1

6、28 byte s of RAM. 3 2 I/O lines, two 16- b it timer/co u nt e rs, a f i ve vecto r tw o -lev e 1 int e rm p t a r chit e c t u r e, a f ull d u p 1 e x seria 1 port, on-ch i p o s ci I 1 a t o r and clock c i r cu i t r y .In addition, the A T 89C51 i s desig n ed with static logic fo r o per a tion

7、 do w n to zer o f req u e ncy an d s u pports two sof t w a r e selectabl e power s a vi n g modes Th e Idl e Mode stops the CPU whi 1 e a llowi n g th e RAM, t i mer/cou n ters, se r ia 1 port andinterruptsys t em t o cont i nue f u n ct i o n ing Th e Powe r -d o wn Mod e s a v e s the RAM con te

8、nts b ut freeze s the o scil 1 ator disabl i n g all o t h er chi p f u ncti o ns until t h e n e xt h a rdwa r e r e s et.Pin ConfigurationsPDIP*-ccPQFP.TQFP三a-2C haMOEC oy n ozn E r- C X山rc rEC Hide w-r-0P15C5CECiW ：=tX3：=3 0CEQiT 応 :NT0；=3 2C b：FC(T0IF34CEg5C:91011333231 前2925Z7262?24233=0413 =5

9、5 A513 円 7 ADM33W J 心5?5 3 07】=5 7/3 =2 6 t14.)D =2 5.13.1c t-ec rc 匚 cra&iMoccriWi3 sc” AXWsii Sr r(A-5i r - *2a39勢37:* 鉛3433323130 = 4 .：A O4J PO 5-AO5) 3P0.6 U9-SLluzUUE u_ ssUZTVAXugg0P2.YPOr 2 DIVERSF-ASMITMP5，:jFWCGHAM CCLNTERV.M ADDR. REGISTERPROGKAV ADDRESS RfiGlST&KNTERRUPT. SERIAL k AF4D T

10、IMER SLDC for pa r ts t h a t req u ire 1 2vol t V PP.XTAL1Input t o the inver t i ng o s c i 1 lator a mp 1 if i er an d input t o t h e inter n al cloc k o p erati n g c i rcu i t.XTAL2JOutput f r o mt he invertingoscillator amplif i er. Oscillator Char a ct e risti csXT AL 1 and XTA L2 a r e t h

11、einpu ta nd out p ut, res pectively, o f an invert ing amplif i er w h i c hcanb e conf i gur ed for use as a n o n -c h i p osci 1lator,a s shown in F i gu r e 1. Eit he r aquartz crystal or cerami c res o na t or ma yb e us e d To drive t he d e vice from a n e x terna 1 c 1 oc k source. X T AL2 s

12、h o uld be left unco n n ected wh i 1 e XTA L 1 i s d r i ve n as sh o w n in F i gur e 2 Tliere are n o requ i rements on the d ut y c y cle of th e ex t e rn a I clo c k signal, s ince th e inp u t t o the in t ernal clo c k in g c i rcuitry is th r o u g h a divide-by two f 1 i p fl o p b ut min

13、i mum and ma x i mum vo 1 t a ge h i gh and 1o w tim e spe c i f i ca t i o n s must beo bser v ed Id 1 e ModeIn id1 e mod e , the CPU p ut s it s elftosleep while all theo n-chipp er iphe ra 1s r e m a in a ctive The mode i s in vo ked by s o ft ware The c on tentof theo nchip RAM a nd all t h c s

14、p ec i a 1fu n c tio n s reg ist e r s remai nuncha n ged du r i n g th i s mo d e T h e id 1 e m o de can b e t e r m i n atcd by a n y enabled i nterrupt o r b y a hardware reset. It s hould be noted that wh e n id I ei s t e nninated by a har d wa r e reset, the dev i c e n o rmally res u mes p r

15、o g ram e x e c u t i o n,from w h ere it1 e ftoff, up t o two ma c hine cycles bef o re thein t ern a 1 r e se talgorit h m take scont rol. On-ch i p hardw a rei n hibits acc e sst o intern a 1 RAM i n this ev e n t , b u t a c c e ss t o th e p or t pins is no t in h ib i ted. To e liminat ethepo

16、s sibility of an une x p e c ted wri t e t oa portpin w h en Idl eis term i na t e db yreset, the i n s t ructionf ol 1 owingt h eone t hat invokes Idl e s h o uld no t be one t hat writes to a port p i n o r t o exter n a 1 memoryFigure 1 O s c i 1 lator Con n e ctio n sXTAL2XTAL1gndF i g ur e 2. E

17、xter n a lC l o c k D r i ve Con f igur a tio nXTAL1EXTERNAL OSCILLATOR SIGNALGNDAT89C51的介紹綜合描述AT8 9 C 5 1是美國ATMEL公司生產(chǎn)的低功耗,高性能CMOS 8位單片機,片內(nèi)含4 k b ytes的可系統(tǒng)編程的Flash只讀程序存儲器，器件采用ATMEL公司的高密度、非易失 性存儲技術(shù)生產(chǎn)，兼容標準80 5 1指令系統(tǒng)及引腳。由于將多功能8位CPU和閃爍存儲器組 合在單個芯片中，ATMEL的AT89C51是一種高效微控制器,AT89C5 1是它的一種精簡版 本。AT89C51單片機為很多嵌入

18、式控制系統(tǒng)提供了一種靈活性髙且價廉的方案，可為您提 供許多高性價比的應(yīng)用場介，可靈活應(yīng)用于各種控制領(lǐng)域。AT 8 9C5 1具有如下特點:40個引腳,4k Bytes Fla s h片內(nèi)程序存儲器，1 2 8 byte s的 隨機存取數(shù)據(jù)存儲器(RAM) ,32個外部雙向輸入/輸出(I/O)口，5個中斷優(yōu)先級2層中斷嵌套 中斷，2個16位可編程泄時計數(shù)器,2個全雙工串行通信口，看門狗(WDT)電路，片內(nèi)時鐘振蕩 器。此外,AT8 9 C51設(shè)計和配置了振蕩頻率可為OH z并可通過軟件設(shè)置省電模式?？臻e模式 下，CPU暫停工作，而RAM左時汁數(shù)器，串行口，外中斷系統(tǒng)可繼續(xù)工作，掉電模式凍結(jié)振蕩器

19、而保存RAM的數(shù)據(jù)，停止芯片其它功能直至外中斷激活或硬件復(fù)位。同時該芯片還具有 PDIP、TQ FP和PLCC等三種封裝形式，以適應(yīng)不同產(chǎn)品的需求。Pin ConfigurationsPDIPPQFP.TQFP-xwsSQ c WM - EC -ftsop-nQgc020 &C9r- n X山代cECrECrc w-r-0F15CP16CE7C ；wc =35C:01033323韻292327252524233=041J =5 5 鼻05；3Q7.Q73 BCv：=3W 3 =S=3 n? (A15)3 =26 (A佝D =2 5識*-CC北*ec tcrc (RXOZCC:.rTCi*32C

20、 ：rr-|*13C(T*3SC CAfijPMCXTAL2C XTal-C 032r2e33325622282?28li232211urg 二/ u?zd2$ U0SA-5* ZRNOU(E u 25 uxd_(EP1-5CP1 6CP1-7C =tSTC 怒3E0匸TC 7X0 JP3 1C7麗=3 3C (TO冋 4t TIPSBC：)心心) 3 ACS i32 AOJi 3叱空4、 平 r(*onw”3*XWsid -： 2aA-4i3n4iA*2l 2 X Ci * 3Hc心PLCC一 gmjc: gbfodrn =o-b QIC gOECS910S= 37 36S5詳3332121

21、3U =C ：AA： PO 5 -AO5) P0 6-AZ6) 3 7 AO?! xEvpp NG A-=_p 2 715| 2 6 -14) 2 8.13)yzdkus uq = -s uritdo-s UQNL-&LJUZUUE u ss us-x 靶g(shù)g主要特性：與MCS-51兼容4K字節(jié)可編程閃爍存儲器壽命：1 0 0 0寫/擦循環(huán)數(shù)據(jù)保留時間：10年全靜態(tài)工作：0HZ-24N4HZ 三級程序存儲器鎖定128x8位內(nèi)部RAM32可編程I /O線兩個16位定時器/訃數(shù)器5個中斷源可編程串行通道低功耗的閑置和掉電模式 片內(nèi)振蕩器和時鐘電路功能特性概述：AT89 C 51提供以下標準功能：4

22、k字節(jié)Flash閃速存儲器，128字節(jié)內(nèi)部RAM, 32 個I/O 口線,看門狗(WDT),兩個數(shù)據(jù)指針，兩個1 6位立時/計數(shù)器，一個5向量兩級中斷結(jié)構(gòu), 一個全雙工串行通信口，片內(nèi)振蕩器及時鐘電路。同時.AT8 9C51可降至OHZ的靜態(tài)邏輯操 作，并支持兩種軟件可選的節(jié)電工作模式?？臻e方式停止CPU的工作，但允許RAM,泄時/ 汁數(shù)器，串行通信口及中斷系統(tǒng)繼續(xù)工作。掉電方式保存RAM中的內(nèi)容，但振蕩器停止工作 并禁止其它所有部件工作直到下一個硬件復(fù)位。AT83C51方框圖PO.O . P0.7P2.0 P2.7引腳功能說明:vcc：供電電壓。GND：接地。P0口： P0口為一個8位漏級開

23、路雙向I/O 口，每腳可吸收8TTL門電流。當P 1 口的管腳 第一次寫1時,被泄義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲器,它可以被定義為數(shù)據(jù)/地 址的第八位。在FIAS H編程時，P0 口作為原碼輸入口，當F I ASH進行校驗時，P0輸岀 原碼，此時P0外部必須被拉高。P1 口:P1 口是一個內(nèi)部提供上拉電阻的8位雙向I/O 口，P 1 口緩沖器能接收輸出4TT L門電流。P1 口管腳寫入1后，被內(nèi)部上拉為高,可用作輸入，P1 口被外部下拉為低電平時, 將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗時，P1 口作為第八位地址接 收。P2 口:P 2 口為一個內(nèi)部上拉電阻的8

24、位雙向I/O 口，P2 口緩沖器可接收，輸出4個TTL 門電流，當P2口被寫T時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時,P 2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當用于外部程序存儲器 或1 6位地址外部數(shù)據(jù)存儲器進行存取時,P2口輸出地址的高八位。在給出地址1時，它利用 內(nèi)部上拉優(yōu)勢，當對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2 口輸出其特殊功能寄存器的 內(nèi)容。P2口在FLASH編程和校驗時接收髙八位地址信號和控制信號。P3 口： P3口管腳是8個帶內(nèi)部上拉電阻的雙向I/O 口，可接收輸出4個T TL門電流。 當P3口寫入“1”后，它們被內(nèi)部上拉為高

25、電平，并用作輸入。作為輸入，由于外部下拉為低電 平，P3 口將輸出電流（ILL）這是由于上拉的緣故。P3 口也可作為AT8 9 C51的一些特殊功能口,如下表所示：P3. 0 RXD （串行輸入口）P3.1 TXD （串行輸出口）P 3.2/INTO （外部中斷0）P3.3 /I NT 1 （外部中斷1）P3.4 TO （記時器0外部輸入）P3.5T1 （記時器1外部輸入）P3.6/WR （外部數(shù)據(jù)存儲器寫選通）P3.7 /RD （外部數(shù)據(jù)存儲器讀選通）P3 口同時為閃爍編程和編程校驗接收一些控制信號。RST：復(fù)位輸入。當振蕩器復(fù)位器件時,要保持RST腳兩個機器周期的髙電平時間。ALE/PRO

26、G：當訪問外部存儲器時，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。 在F LAS H編程期間，此引腳用于輸入編程脈沖。在平時,ALE端以不變的頻率周期輸出正脈 沖信號，此頻率為振蕩器頻率的1/6。因此它可用作對外部輸出的脈沖或用于左時目的。然而 要注意的是：每當用作外部數(shù)據(jù)存儲器時，將跳過一個ALE脈沖。如想禁止ALE的輸岀可 在SFR8EH地址上垃0。此時，ALE只有在執(zhí)行MOVX,MOVC指令是ALE才起作用。 期外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無效。/PSEN：外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機器周期兩 次/PSE N有效。但

27、在訪問外部數(shù)據(jù)存儲器時，這兩次有效的/PS E N信號將不出現(xiàn)。/EA/V PP：當/EA保持低電平時，則在此期間外部程序存儲器（000 0 H-FFFFH）,不管是 否有內(nèi)部程序存儲器。注意加密方式1時，/EA將內(nèi)部鎖定為R E S ET;當/EA端保持高電平 時，此間內(nèi)部程序存儲器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。XTAL1：反向振蕩放大器的輸入及內(nèi)部時鐘工作電路的輸入。XTAL2：來自反向振蕩器的輸出。XTAL1和XTAL2分別為反向放大器的輸入和輸出。該反向放大器可以配宜為片內(nèi)振蕩 器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時鐘源驅(qū)動器件.XTAL2應(yīng)不接。有余輸入至 內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保ilE 脈沖的髙低電平要求的寬度。1J2 L 1L GT GTXTAL2NCXTAL2