EDA技術與VHDL_第1頁
EDA技術與VHDL_第2頁
EDA技術與VHDL_第3頁
EDA技術與VHDL_第4頁
EDA技術與VHDL_第5頁
已閱讀5頁，還剩24頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、第3 3章 典型FPGA/CPLDFPGA/CPLD的結構與配置 EDAEDA技術與VHDLVHDL設計 StratixStratix高端FPGAFPGA系列 Cyclone Cyclone低成本FPGAFPGA系列 ACEX 1K ACEX 1K器件 FPGA/CPLDFPGA/CPLD的配置 典型CPLDCPLD器件 3.1 Stratix高端FPGA系列 EP1S40器件的平面結構圖 Stratix器件內部連接示意圖 3.2 Cyclone低成本FPGA系列 EP1C3器件的平面結構圖 邏輯單元 M4K存儲塊 I/O單元 鎖相環(huán) Cyclone系列器件的結構與原理 Cyclone LE結

2、構圖 Cyclone系列器件的結構與原理 Cyclone LE普通模式 Cyclone系列器件的結構與原理 Cyclone LE動態(tài)算術模式 Cyclone系列器件的結構與原理 Cyclone LAB結構 Cyclone系列器件的結構與原理 LAB陣列 Cyclone系列器件的結構與原理 LAB控制信號生成 Cyclone系列器件的結構與原理 快速進位選擇鏈 LUT鏈和寄存器鏈的使用 Cyclone系列器件的結構與原理 LVDS連接 Cyclone系列器件的結構與原理 MAX7128S的結構 1邏輯陣列塊 (LAB) 3.4 典型CPLD器件 MAX7000系列的單個宏單元 結構 2宏單元 3

3、擴展乘積項 共享擴展乘積項結 構 3擴展乘積項 并聯擴展項饋送 方式 4可編程連線陣列(PIA) PIA信號布線到LAB的 方式 5I/O控制塊 EPM7128S器件 的I/O控制塊 3.6 FPGA/CPLD的配置 引腳12345678910 PS模式DCKGNDCONF_DONEVCCnCONFIG-nSTATUS-DATA0GND JATG模 式 TCKGNDTDOVCCTMS-TDIGND 下載接口引腳信號名稱 USB-Blaster下載電纜 JTAG方式的在系統(tǒng)編程 CPLD編程下載連接圖 JTAG方式的在系統(tǒng)編程 多CPLD芯片ISP編程連接方式 使用PC并行口配置FPGA PS模式，FLEX10K配置時序 使用PC并行口配置FPGA 多FPGA芯片配置電路 FPGA專用配置器件 FPGA的配置電路原理圖 FPGA專用配置器件 EPCS器件配置FPGA的電路原理圖 使用單片機配置FPGA 用89C52進行配置 使用CPLD配置FPGA 使用單片機配置的缺點： 1、速度慢，不適用于大規(guī)模FPGA和高可靠 應用； 2

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論