用4種方式實(shí)現(xiàn)三人表決電路PPT課件

1、1 項(xiàng)目二：三人表決電路設(shè)計(jì)項(xiàng)目二：三人表決電路設(shè)計(jì) 2 一、設(shè)計(jì)思路 1 1使用中、小規(guī)模集成電路來設(shè)計(jì)組合電路是最常使用中、小規(guī)模集成電路來設(shè)計(jì)組合電路是最常 見的邏輯電路設(shè)計(jì)方法。設(shè)計(jì)組合電路的一般步驟如圖所見的邏輯電路設(shè)計(jì)方法。設(shè)計(jì)組合電路的一般步驟如圖所 示。示。 3 2 n步驟：步驟：根據(jù)對邏輯功能要求，列真值表根據(jù)對邏輯功能要求，列真值表 由真值表寫出邏輯表達(dá)式由真值表寫出邏輯表達(dá)式 根據(jù)要求化簡和變換邏輯函數(shù)表達(dá)式根據(jù)要求化簡和變換邏輯函數(shù)表達(dá)式 根據(jù)要求畫出邏輯圖根據(jù)要求畫出邏輯圖 芯片選擇，接成實(shí)物芯片選擇，接成實(shí)物 分析并比較設(shè)計(jì)的優(yōu)劣分析并比較設(shè)計(jì)的優(yōu)劣 n設(shè)計(jì)目標(biāo)：電

2、路簡單，所用器件最少設(shè)計(jì)目標(biāo)：電路簡單，所用器件最少, ,可靠性好等可靠性好等 . . 4 二、三人表決電路設(shè)計(jì) n要求：設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按要求：設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)少數(shù) 服從多數(shù)服從多數(shù)”的原則決定。的原則決定。 n方法：方法： n（1 1） ：只用：只用74LS00 74LS00 ，74LS2074LS20實(shí)現(xiàn)。實(shí)現(xiàn)。 n （SSISSI設(shè)計(jì)）設(shè)計(jì)） n（2 2） ：用：用74LS13874LS138和和74LS2074LS20實(shí)現(xiàn)。實(shí)現(xiàn)。 n （MSI MSI 設(shè)計(jì)）設(shè)計(jì)） n（3 3） ：用：用74LS15174LS151或或LS153LS153實(shí)現(xiàn)。實(shí)現(xiàn)。 n

3、 （MSI MSI 設(shè)計(jì)）設(shè)計(jì)） 5 列出真值表如右表所示。列出真值表如右表所示。 分析：分析： 設(shè)設(shè)A、B、 C ：三人的意見。三人的意見。 L：表決結(jié)果。表決結(jié)果。 由真值表寫出邏輯表達(dá)式：由真值表寫出邏輯表達(dá)式： ABCCABCBABCAL 方法一（用方法一（用SSISSI設(shè)計(jì)）：設(shè)計(jì)）： （用（用74LS0074LS00，74LS2074LS20） 6 用卡諾圖進(jìn)行化簡。用卡諾圖進(jìn)行化簡。 L 10 11 01 00 10 AB C L 1 1 11 ABBCAC 畫出邏輯圖畫出邏輯圖 。 圖圖 三人多數(shù)表決器邏輯圖三人多數(shù)表決器邏輯圖 ACBCAB ABCCABCBABCAL 選擇芯

4、片并連接。選擇芯片并連接。 TTL: 2輸入與門：輸入與門：74LS00 4輸入與非門：輸入與非門：74LS20 7 用用74LS0074LS00和和74LS2074LS20實(shí)物接線如下實(shí)物接線如下: : 8 n方法二（用譯碼器方法二（用譯碼器138138和與非門和與非門74LS2074LS20設(shè)計(jì)）設(shè)計(jì)） 7653 YYYY ABCCABCBABCAABCCABCBABCAL 用譯碼器用譯碼器138和與非門和與非門74LS20的實(shí)物接線圖的實(shí)物接線圖 9 ACBCABL 7653 mmmmABCCABCBABCAL 2 2將輸入變量接至數(shù)據(jù)選擇器的地址輸入端，即將輸入變量接至數(shù)據(jù)選擇器的地址

5、輸入端，即A=A2，B=A1， C=A0。輸出變量接至數(shù)據(jù)選擇器的輸出端，即。輸出變量接至數(shù)據(jù)選擇器的輸出端，即L=Y。將邏輯函數(shù)。將邏輯函數(shù)L的的 最小項(xiàng)表達(dá)式與最小項(xiàng)表達(dá)式與74151的功能表相比較的功能表相比較， Y AD 34 74151 G 7 DD DD 162 D Y 1 DD 02 A 5 A 0 A B C Y 0 1 7766554433221100 DmDmDmDmDmDmDmDmY 顯然，顯然，Y式中出現(xiàn)的最小項(xiàng)，對應(yīng)的數(shù)據(jù)輸入端應(yīng)接式中出現(xiàn)的最小項(xiàng)，對應(yīng)的數(shù)據(jù)輸入端應(yīng)接1， Y式中沒出現(xiàn)的最小項(xiàng)，對應(yīng)的數(shù)據(jù)輸入端應(yīng)接式中沒出現(xiàn)的最小項(xiàng)，對應(yīng)的數(shù)據(jù)輸入端應(yīng)接0。即。即 D3=D5=D6=D7=1；D0=D1=D2=D4=0。 10 用數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)接線圖 11 4LS153實(shí)現(xiàn) n該邏輯函數(shù)含有三個(gè)邏輯變量，可選其 中的兩個(gè)(A,B ) 作為數(shù)據(jù)選擇器的地址 輸入變量，一個(gè)(C) 作為數(shù)據(jù)輸入變量。 ABCCABCBABCAF 3210 ABDDBABDADBAY 將邏輯函數(shù)F整理后與Y比較，可得： 0 0 DCD 1 CD 2 1 3 D 12 用數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)接線圖 13 比較： n結(jié)論:MSI設(shè)計(jì)優(yōu)于SSI設(shè)計(jì)的。 電路形式電路形式需芯片需芯