浙大通信原理大作業(yè)

1、湖戸乂唆實(shí)驗(yàn)報(bào)吿1 課程名稱:指導(dǎo)老師:成績:j 實(shí)驗(yàn)名稱：偽隨機(jī)序列編碼及解碼實(shí)驗(yàn)類型:同組學(xué)生姓名:i 一、實(shí)驗(yàn)?zāi)康门c要求（必填）4-二、實(shí)驗(yàn)內(nèi)容與原理（必填）j 三、主要儀器設(shè)備（必填）。四、操作方法與實(shí)驗(yàn)步驟j 五、實(shí)驗(yàn)數(shù)據(jù)記錄與處理。六、實(shí)驗(yàn)結(jié)果與分析（必填）? 七、討論、心得|0實(shí)驗(yàn)要求:：1、環(huán)境與工具適應(yīng)；:2、偽隨機(jī)編碼，含5級m序列、M序列；i 3、歸零碼、差分碼得編碼與解碼； j 4、雙相碼、CMI得編碼與解碼； j 5、AM I、PST、HDB3得編碼與解碼.1|1 5級m序列:裝實(shí)驗(yàn)原理：查找本原多項(xiàng)式表，得到5級m序列得本原多項(xiàng)式為x5+x2+l,即有訂Co=C2=

2、C 5 = 1 ,C 1 =C?= C 4= 0對照課本P380圖1 2-4,以邏輯運(yùn)算“異或”表示加法器得“加”運(yùn)算，則可以得到以 線 下得電路圖：其中,上圖中右下角BNAND6器件得使用就是為了避免序列“00 0 00得出現(xiàn)。當(dāng)只 有為全零時(shí)，BNAN D6輸出才為1 ,此時(shí)5個(gè)D觸發(fā)器得置位端有效，將“ 0 0 0 0 0”置為 “11111”仿真結(jié)果：Simulation WaveformsSinulatioa node; Tiling4上圖兩條粗線間恰為一個(gè)周期，共有3 1us,而一個(gè)狀態(tài)占lus,即為31個(gè)狀態(tài)，這與5級m 序列得總狀態(tài)數(shù)N=25- 1 =3 1相等。此外，經(jīng)檢驗(yàn)有

3、 從而得以驗(yàn)證結(jié)果得正確性。實(shí)驗(yàn)波形：2 5級M序列：實(shí)驗(yàn)原理：查找去原多項(xiàng)式表，得到5級m序列得本原多項(xiàng)式為x5+x2+l,B|J有Co=C2=C5=l Ci=C 3=C4= 0對照課本P38 0圖I 2-4,以邏輯運(yùn)算“異或”表示加法器得“加”運(yùn)算，并在此基礎(chǔ)上 增加一條支路（a4、a3、a2、a 1得或非）引到加法器，則可以得到以下得電路圖： 。下圖中左下角BAND 6即為在5級m序列基礎(chǔ)中新增得支路，其中多余得2個(gè)端口直接接 地.仿真結(jié)果:上圖兩條粗線間恰為一個(gè)周期，共有31us,而一個(gè)狀態(tài)占lus,即為31個(gè)狀態(tài)，這與5 級M序列得總狀態(tài)數(shù)N=2 1=3 1相等。此外，經(jīng)檢驗(yàn)符合課本

4、P3 9 1遞推方程（12、2- 47）,從而得以驗(yàn)證結(jié)果得正確性。此外，上圖虛線框中為全零序列“OOO OO o 實(shí)驗(yàn)波形：3單極性歸壽碼:實(shí)驗(yàn)原理：為方便起見取占空比為5 0%。當(dāng)原碼為1,則編碼為1 -0；當(dāng)原碼為0,則編碼恒為 0比對上述偽隨機(jī)序列仿真結(jié)果得時(shí)鐘脈沖序列與5級m（或M）序列，發(fā)現(xiàn)單極性歸零碼 可以通過兩者進(jìn)行邏輯“與”得到，示意圖如下所示?；诖丝梢缘玫綒w零碼得編碼電路。至于解碼電路得得到，比對上圖左下角得原碼（也即解碼）與右下角得編碼并結(jié)合時(shí)鐘 脈沖，不難發(fā)現(xiàn)，若將時(shí)鐘脈沖作為上升沿觸發(fā)而將編碼作為輸入則可以得到原碼波形。在此需 要注意得就是，雖然數(shù)電課程中講得就是上

5、升沿觸發(fā)要瞧觸發(fā)前得狀態(tài)，但山于實(shí)際器件存在 延時(shí)，故在Quartus2仿真及實(shí)驗(yàn)過程中均就是曲觸發(fā)后得狀態(tài)決定，這一點(diǎn)已在實(shí)踐中得到 證明。山此借助上升沿觸發(fā)得D觸發(fā)器進(jìn)行歸零碼得解碼。其中，之所以在解碼時(shí)乂使用與門將時(shí)鐘脈沖與5級m序列進(jìn)行“與”運(yùn)算而非直接從 編碼輸岀引岀得原因，就是從編碼輸出引出得相位與編碼直接輸出得相位差了 18 0度，盡管 兩者都就是同一點(diǎn)上得波形。仿真結(jié)果：實(shí)驗(yàn)波形:RIGOL STOPf 800n）UCH“ 2.00U Haa 2.00U Time 50.00ns &8.0000s原碼編碼760mUFreA（l） = 10.75MHzTime 180.0ns &

6、0.0000sCH山 2.00U4 差分碼：編碼解碼實(shí)驗(yàn)原理：差分也就是以跳變來表示高電平，以不變表示低電平，即0 -1與1- 0表示高電平;0-0與1 1表示低電平。9編碼過程如上所示，山 可以借助T觸發(fā)器來實(shí)現(xiàn)。原碼 也可以借助于D觸發(fā)器，以.編 個(gè)狀態(tài)，并將與當(dāng)前狀態(tài)進(jìn)彳則不難發(fā)現(xiàn)，編碼中要發(fā)生跳變就必須當(dāng)原碼為1時(shí)因而, CP脈沖作為上升沿觸發(fā)，原碼作為T端口輸入。當(dāng)然， 尋就是同組同學(xué)得電路圖,思想就是通過D觸發(fā)器保存前一 ；算。顯然，若前后兩個(gè)狀態(tài)不同，異或后得到“1”，否則為“0”，這與差分得編碼思想一致，只就是此方法會至少滯后1個(gè)周期基于此便可得到差分碼得編碼電路圖.至于解碼過

7、程，若仍采用上述編碼得后一種思想，則解碼與編碼同效.這就是因?yàn)榻獯a得 差分碼便就是原碼,可以說就是兩者處于相同得地位。當(dāng)然,這也可以從“異或”邏輯運(yùn)算得特點(diǎn)得到。因此，仍將編碼得前后狀態(tài)進(jìn)行“異或”運(yùn)算便得到解碼，只不過乂至少滯后編碼一 個(gè)周期以上。正就是因?yàn)樵摲椒ǖ镁幋a與解碼必然會有較大得延時(shí)滯后，故電路圖上右上角存在兩個(gè) 為減少滯后時(shí)間而采用得D觸發(fā)器，當(dāng)然這其中得性價(jià)比不高.仿真結(jié)果:A英 罠實(shí)驗(yàn)波形:5雙相碼：RI60L STOP實(shí)驗(yàn)原理：雙相碼得編碼規(guī)則就是當(dāng)原碼為1時(shí)，則編碼為1 f 0;當(dāng)原碼為0時(shí)，則編碼為0-1. 具體得波形表示為山上面波形圖，不難發(fā) 得“同或”運(yùn)算?；诖藥?/p>

8、CP原碼$為CP脈沖與原碼得“同或”，且解碼為CP脈沖與編碼 、路圖如下所示。編碼ars.;幗g:二必茶、二:二二：二：7耳闊二 No玄=：仿真結(jié)果:Md如訂喬盼15.6 滋9?.48w8288yoscjajietaCO 0 Tit 120 0 Ti： U0 0 w 160 0 ns IS) 0 rr 200.0 X2 22J 0 ns 24fl 0 m 26D.O ac 29 Ox 血 0 佃 90II1JII Il1Ii_LLrnnTJinruiI_I_L實(shí)驗(yàn)波形:RIGOL STOPJ O 12.0mU JTrLmFrei（l）-4.237MHz Fre2） =4.237MHz .丄CH

9、I iOOrnUl PKHP 2.00U Time 106.0ns 00.0000s6 CMI:實(shí)驗(yàn)原理：CMI得編碼規(guī)則為當(dāng)原碼為1.編碼為11與00相互交替；當(dāng)原碼為0,編碼為01。III 此可見，CMI碼為1 B2B碼.山于當(dāng)原碼為1時(shí)存在交替現(xiàn)象,因此考慮釆用VHDL語言進(jìn)行編碼。其中，設(shè)定一個(gè)變其中，編碼為位于右下角偏上模塊而解碼為其下方得模塊，具體VHDL語言在下文給出。 仿真結(jié)果：Master Tm?B=r14.8?5w16n$Irter/at1303StaitC1Z4TCM24.0 “1S3.0 gS.O U160.0 ni)P，z.曬口實(shí)驗(yàn)波形:原碼編碼編 碼。LIBRARY

10、 ieee:USE ieee stdjogic_l 164 ALL:USE ieees std_logic_unsigned. ALL:ENTITY CMI_code IS丿、LIBRARY ieee:USE ieee sldogic_l 164 ALL;USE ieee sldogic_unsignedx ALL:ENTITY CMI.decode ISPORT*PORT(Clk : in stdjogic; CP : in stdjogic;(Clk : in sld logic: CP : in stdjogic;Dalalnput: in stdjogic： DataOutput: o

11、ut stdjogic);E Cps【dogic： DataOutput: out sldogic );END CMI.code:Eode:ARCHITECTURE CMIcode OF CMI_code ISAl 原碼 JRE CMIdecode OF CMI_decode ISsignal ControlSig : stdJogic;-CMI 碼元控制信號-31Sig : stdJogic;-CMI 碼元控制信號signal count: std_logic:-,00,l V編碼 stdJogicr-Wl Tsignal DataBuffer: sld_logic.vectorf 1 do

12、wnto 0);-CMI 碼元寄存iuffer: stdjogic_veclor( 1 downto 0);-CMI 碼元寄存beginbeWprocess(CP)-CMI 編碼進(jìn)程prDataBuffer( 1 )= Datalnput:DataBuiYer = H01H;ControlSig-基帶信號為T則交替編為”11”與”00:DataOutput=DataBuffer( 1) xnor DataBuffer(O);if count = *0* thenelseDataBuiYer =HHU;DataBuffer(O)= Datalnput:count=r；ControlSig v=

13、T;elseend if:DataBuffer e仿真結(jié)果:b Master 1 rre Bar:14.875 ns Pcirtei:I0B.6I mIntew#:SJ.M 於5taitEnd90.0 ns 133.0 ns 170.0 ns 210 0 as 250.0 ns 2SO 0 a 530.0 ns 370 0 ns 410.0 ns 450 0 ns493.0 nsIUrOCl朋AWIlAHT2AHI _dec odeLruwwwLnjULrLrwLnruLnjmnjuwLnjULrLruwLruwLrmR _j_II_ii-RieOL實(shí)驗(yàn)波形:原碼編碼OIUOOUUmmO).

14、372HU 2MNU CK2s 2MMU Tiw W*w ee.eensRiaOL STOP原碼解碼Z 1S4U.mmmnrw .nLruwjrinnrUmxW. 376MU 19OMV CH2= 2MMU Tiw 9W.0TW -64.eens編碼LIBRARY ieee:WHEN r=USEieee、s(dogic_l 164、ALL:if count = O thenUSEieee、stdJogic.unsigned ALL;DataBuffer = 0010;ENTITY AMI_code IScouiit=r；PORTr9：else(Clk : in stdjogic; Dataln

15、put: in stdjogic:DataBuffer =M10M;DataOutputl : out stdjogic;couniv=0;DataOutpulO : out stdjogic ):end if;END AMLcode;END CASE:ARCHITECTURE AMIcode OF AMI.code ISDataOutputl =DataBuffer(l);signal count: stdJogioOriO*DataOutputO DataBuffer = ”00”；仿真結(jié)果:3D.92mA40輒60.0 ns120.0 nsi1E0.0 nsi200.0 ns 240.0

16、 ns ii2EO.Ons i叫皿 皿卩ns 100.0 nsq鄴ns更Haie14.8?5 ns卩0CHMl91L1102KT11佛r 丁b MdsleiTmeBai:14.875 rPorte4579 nsIrta*血ShtEniLIBRARY ieee:DBulYerl l=DBufferl; DBufferl=DataBufferl: count=r：DataBufferl(l ) =DalaInputl; DataBufferl(O) ALL:ENTITY PST decode ISPORT(Clk: in stdJogiciDatalnputl : in stdjogic;Data

17、lnputO : in stdJogic:DataOutput: out std_logic);END PST_decode:ARCHITECTURE PSTdecode OF PST decode ISLIBRARY ieee:USEieee、stdjogic_1164. ALL:USE ieee sld_logic_unsigned. ALL:ENTITY PST code ISPORT(Clk : in std_logic: Datalnpul: in sld_logic：DataOutputl : out stdjogic; DataOutputO: out stdjogic);END

18、 PST.code:ARCHITECTURE PSTcode OF PST code ISsignal count: stdjogic;-j01*10*signal DataBuffer: std_logic_vector( 1 downto 0);signal Dbuffer: std_logic_vector( 1 downto 0);signal cl:stdjogic: signal c2:stdJogic;beginprocess(Clk)beginif Clk*event and Clk = T thenif count = *0* thenDbuffer=DataBuffer: DataBuffer( 1) = Dalalnput; count=l*;elseDa