存儲系統(tǒng)和結(jié)構(gòu)

1、第 4 章存儲系統(tǒng)和結(jié)構(gòu)第 4 章 存儲系統(tǒng)和結(jié)構(gòu)4.1 基本內(nèi)容摘要1、存儲系統(tǒng)的組成 存儲器的分類 主存 半導(dǎo)體存儲器 SRAM 、DRAM 、ROM 的基本電路 輔存2、主存的組織與操作 半導(dǎo)體存儲器的基本結(jié)構(gòu) 存儲器中的數(shù)據(jù)組織 小端存放格式 大端存放格式 半導(dǎo)體存儲器的主要技術(shù)指標 存儲容量 存儲速度DDR 半導(dǎo)體存儲器芯片的發(fā)展 DRAM芯片技術(shù)發(fā)展： FPM DRAM ；EDO DRAM ；SDRAM SDRAM 主存儲器的組織 SRAM HM 6116 DRAM Intel 2164 芯片的互聯(lián)：位擴展、字擴展、字位擴展 多體交叉存儲技術(shù) 組成、工作原理3、存儲系統(tǒng)的層次結(jié)構(gòu)

2、層次化存儲系統(tǒng) Cache-主存存儲層次 主存 -輔存存儲層次4、高速緩沖存儲器 Cache 的工作原理 Cache 的結(jié)構(gòu) Cache 的工作過程 主存與 Cache 之間的地址映像Cache 的基本結(jié)構(gòu) 地址映像和地址映像表 直接映像 直接映像方式 主存地址 直接映像的訪存過程 全相聯(lián)映像 全相聯(lián)映像方式 主存和 Cache 的地址結(jié)構(gòu) 主存和 Cache 的地址結(jié)構(gòu) 全相聯(lián)映像下的訪存過程 組相聯(lián)映像 組相聯(lián)映像方式 主存和 Cache 的地址結(jié)構(gòu) 組相聯(lián)映像下的訪存過程 替換策略和更新策略 三種替換算法：隨機法、先進先出法、 LRU 法更新策略：寫回法、全寫法、寫裝入法、寫不 裝入法5

3、、虛擬存儲器 虛擬存儲器的基本概念 虛擬存儲器的工作原理 虛地址、實地址 頁式虛擬存儲器 頁式虛擬存儲器地址結(jié)構(gòu) 頁式虛擬存儲器的地址映像 頁式虛擬存儲器的地址變換過程 段式虛擬存儲器 段式虛擬存儲器地址結(jié)構(gòu) 段式虛擬存儲器的地址映像 段式虛擬存儲器的地址映像過程 段頁式虛擬存儲器段頁式虛擬存儲器的地址結(jié)構(gòu) 段頁式虛擬存儲器的地址映像 段頁式虛擬存儲器的地址映像過程 快表技術(shù)快表的形成“快表”和“慢表”實現(xiàn)地址轉(zhuǎn)換4. 2 知識點 一、主存儲器1、分類隨機存取存儲器 RAM ：SRAM 、DRAM 只讀存儲器 ROM2、半導(dǎo)體存儲器基本結(jié)構(gòu)（ 1）隨機存取存儲器 RAM揮發(fā)性存儲器，失電時信息

4、丟失。 SRAM 基本電路及其讀寫工作原理；存儲單元電路是半導(dǎo)體觸發(fā)器， 典型的單極型SRAM 基本電路是由 6 個 MOS 管組成的雙穩(wěn)態(tài)觸發(fā)電路；存儲單元的內(nèi)容可多次讀出，讀出時不破壞原存信息；功耗較大，容量較小，但存取速度較快。 DRAM 基本電路及其讀寫工作原理； 基本電路由一個晶體管和一個電容組成， 利用 MOS 管的柵極對其襯底間的分布電容來保存信息， 以 儲存電荷的多少 （即電容端電壓的高低 ） 來表示 “1”和 “0”；存儲單元的內(nèi)容讀出時破壞原存信息， 功耗小， 容量較大，但存取速度較 SRAM 慢；DRAM 必須不斷進行刷新， 對存儲單元中電容 充電。（ 2）只讀存儲器 R

5、OM 只能讀取數(shù)據(jù)不能寫入數(shù)據(jù)的存儲器。 一般由一 個晶體管構(gòu)成一個存儲單元，存儲單元構(gòu)成陣列，用 行選通和列選通信號選擇存儲單元。 能長期保存信息，信息可隨機被訪問。 掩膜 ROM存儲單元中的信息在生產(chǎn)中用掩膜形成兩種 存儲單元，存儲單元中有無晶體管代表數(shù)據(jù) 0和 1。 PROM可編程 ROM，用戶能夠一次性燒入數(shù)據(jù)，在晶 體管的發(fā)射極和列選通線之間用熔絲連接，可實現(xiàn)一 次性可編程數(shù)據(jù)存儲。 EPROM可擦除可編程 ROM ，一般指紫外線擦除可編 程的 ROM ，用戶能夠多次燒入數(shù)據(jù)， 可多次擦除， 多次改寫。 E2PROM電可擦除可編程的 ROM ，用戶可用電信號在 線進行擦除和改寫的存儲

6、器。 Flash Memory 閃速存儲器，一種的快擦型 E2PROM 存儲器， 只能以塊為單位擦寫。（3）存儲器芯片 基本結(jié)構(gòu)組成：存儲體 是存儲單元的集合體， 存儲單元陣 列；數(shù)據(jù)讀寫電路 驅(qū)動緩沖作用；地址譯碼電路 將地址信號轉(zhuǎn)換為選中某 一存儲單元的選通信號， 如采用雙譯碼方式的存儲器， 會將一部分地址信號轉(zhuǎn)換為行選通信號、另一部分地 址信號轉(zhuǎn)換為列選通信號，行選通信號和列選通信號 對行和列選擇，對選中的單元進行讀寫?？刂齐娐?產(chǎn)生控制信號如片寫信號、 讀信 號、輸出信號等等 典型存儲器芯片 HM61162K 8 位（ 2KB）SRAM芯片： 11 條地址線、 8條數(shù)據(jù)線、 3 條控制

7、線CE、OE、WE 3 個控制信號的組合控制HM6116 芯片的工作方式， Intel 216464K1b 的 DRAM芯片： 8 條地址線、 1 條數(shù)據(jù)輸出線、 1 條數(shù)據(jù)輸入線、寫允許信號 WE、行地址選通信號 RAS、列 地址選通信號 CAS 。64K存儲體由 4 個 128128 的存儲矩 陣組成，每個 128128 的存儲矩陣，由 7 條行地址和 7 條列地址進行選擇。刷新時，在送入 7位行地址時選中 4 個 存儲矩陣的同一行，即對 4 128=512 個 存儲單元進行刷新。(4) 新型存儲器芯片 快頁式動態(tài)存儲器( FPM DRAM ) 擴展數(shù)據(jù)輸出動態(tài)存儲器( EDO DRAM

8、) 同步型動態(tài)存儲器( SDRAM ) 雙倍數(shù)據(jù)速率 SDRAM ( DDR SDRAM )(5) 半導(dǎo)體存儲器的技術(shù)指標 存儲容量 存儲器可以容納的二進制信息量 。內(nèi)存的最大容量： 計算機系統(tǒng)中 CPU 地址總 線數(shù)目有限，決定系統(tǒng)能配備最大的內(nèi)存容量。如 CPU 的地址線為 n 條，則由該 CPU 組成的計算機 系統(tǒng)的內(nèi)存不超過 2n個字，若字長為 8 位，則為 2n 字節(jié)。計算機的實際裝機容量：指一計算機系統(tǒng)根據(jù) 系統(tǒng)的實際需要配置的內(nèi)存容量，實際裝機容量不 能超過內(nèi)存的最大容量。存儲器芯片的容量：指存儲器芯片能存放的信 息量，由存儲器芯片地址線和數(shù)據(jù)線的數(shù)目決定。 如 一存儲器芯片有

9、m 條地址線和 n 條數(shù)據(jù)線，則 該芯片的存儲容量為2mn位 存儲容量單位有： 千字節(jié)（KB）、兆字節(jié)（ MB）、 吉字節(jié)（ GB） 、10太 字節(jié)（ TB）201KB= 210 B = 1024B ；1MB=220 B=1024KB ； 1GB=230 B=1024 MB ；1TB= 240 B=1024 GB 存儲速度 存儲器的存儲速度可以用兩個時間參數(shù)表 征：存取時間 TA：定義為從啟動一次存儲器操 作，到完成訪問操作所經(jīng)歷的時間。存儲周期 TMC ：從一次訪問的開始到下一 次訪問開始的時間間隔。通常存儲周期 TMC 略大于存取時間 TA 。3、系統(tǒng)的存儲器（1）存儲器的擴展 存儲器芯片

10、的容量有限， 用多片存儲器芯片互聯(lián)可 以擴大存儲容量，構(gòu)成系統(tǒng)所需的存儲器。擴展存儲 器容量采用的方法有： 位擴展法 當主存的字數(shù)與單個存儲芯片的字數(shù)相同 （ 兩者 存儲單元數(shù)相同 ）而位數(shù)不同時 , 要采用位擴展的方式 來組織多個存儲芯片構(gòu)成存儲器。擴展芯片時 , 字數(shù) 不變 , 位數(shù)增加。位擴展的方式時 ,應(yīng) 確定總芯片數(shù)若芯片的容量為 NM位 ，構(gòu)成系統(tǒng)的存儲器容 量為 NK位（ K 為 M的若干倍），采用位擴展方式， 需要芯片數(shù)為：NK位NM位 各存儲器芯片采用相同的地址信號和控制信 號，即各芯片的片選端 CS（或 CE）、地址線 AoAi 、 讀 /寫控制信號都應(yīng)分別并接在一起 ,連

11、接到 CPU 相應(yīng) 的控制線、地址線上； 將各存儲器芯片的數(shù)據(jù)線單獨列出作D0、D1 Dm 分別連接到 CPU 的數(shù)據(jù)線 D0 Dm不同的位。 字擴展法 當主存的位數(shù)與采用存儲芯片的位數(shù)相同， 但字 數(shù)不同（存儲單元數(shù)不同） , 要采用字擴展的方式來 組織多個存儲芯片擴展存儲單元構(gòu)成主存儲器。字擴展的方式時 , 應(yīng) 確定總芯片數(shù)若芯片的容量為 NM位 ，構(gòu)成系統(tǒng)的存儲器容 量為 KM位（ K 為 N的若干倍），采用字擴展方式， 需要芯片數(shù)為：KM位NM位 各存儲器芯片地址范圍不同 , CPU 地址線分 為兩部分，低位部分地址線和各芯片的地址線連接， CPU 的高位地址總線經(jīng)片選譯碼器譯碼得到多

12、條控 制信號線分別接到各存儲器芯片的片選端 CS（或 CE），使每次訪問時只能選中一片芯片工作。各存儲器芯片的數(shù)據(jù)線、讀寫控制線并聯(lián)后 , 再與 CPU 數(shù)據(jù)線、讀寫控制線相連接。 字位擴展法 當存儲器芯片的字數(shù)和字長均不能滿足主存儲 器要求時 , 需要在字數(shù)和位數(shù)上同時擴展，以構(gòu)成主 存儲器。字位擴展的方式時 , 應(yīng) 確定總芯片數(shù)若主存儲器容量為 M N 位，采用容量為 L K 的存儲器芯片，則用 N/K 片 L K 的存儲器芯片 組成一組 ，實現(xiàn)位擴展構(gòu)成 LN 位的存儲器， 再采 用 M/L 組的 LN 位的存儲器組進行字擴展構(gòu)成 M N 位的存儲器，共需 要 M/L N/K 片芯片。

13、各存儲器組地址范圍不同 , CPU 地址線分為 兩部分，低位部分地址線和所有存儲器芯片的地址線 連接，CPU 的高位地址總線經(jīng)片選譯碼器譯碼得到多 條控制信號線分別接到各存儲器芯片組，每個控制信 號和一組中的所有芯片的片選端 CS（或 CE）相連接， 使每次訪問時只能選中一組芯片工作。 每組中各存儲器芯片的數(shù)據(jù)線單獨列出分別 CPU 的數(shù)據(jù)線 D0-Dn-1 相連，但每組中對應(yīng)的芯片 應(yīng)并聯(lián)接同樣數(shù)據(jù)線。 所有存儲器芯片的讀寫控制線并聯(lián)后 , 再與 CPU 的讀寫控制線相連接。（2）存儲器中的數(shù)據(jù)組織 存儲字： 作為一個整體一次存放或取出內(nèi) 存儲器的數(shù)據(jù) 字節(jié)編址：對存儲器的每一個字節(jié)進行編址

14、， 一個地址對應(yīng)一個存放 8 位二進制數(shù)的存儲單元，存 儲單元的地址稱為字節(jié)地址。表示字節(jié)地址的二進制 位數(shù)取決于存儲器的總字節(jié)數(shù)。 在現(xiàn)代計算機系統(tǒng)中， 特別是在微機系統(tǒng)中，內(nèi)存儲器一般都以字節(jié)編址。 字編址：對存儲器的每一個字進行編址，一 個地址對應(yīng)存放 16 位二進制數(shù)的存儲單元， 該地址稱 為字地址。 數(shù)據(jù)存放格式：若一個存儲單元存放 1 字節(jié) 數(shù)據(jù)，多字節(jié)數(shù)據(jù)存放存儲單元的格式有： 小端存放格式 多字節(jié)數(shù)據(jù)中的低字節(jié)數(shù)據(jù) 存放于低地址的存儲單元中，高字節(jié)數(shù)據(jù)存放于高地 址的存儲單元中； 80X86 系統(tǒng)采用這種格式。大端存放格式 多字節(jié)數(shù)據(jù)中的低字節(jié)數(shù)據(jù) 存放于高地址的存儲單元中，高

15、字節(jié)數(shù)據(jù)存放于低地 址的存儲單元中； 68X 系統(tǒng)采用這種格式。4、多體交叉存儲器一個多體系統(tǒng)，為提高訪存速度采用的結(jié)構(gòu)技術(shù)。 由多個相互獨立的容量相同的存儲體構(gòu)成；每 個存儲體是一個獨立操作的單位，各自具有相互獨立 的數(shù)據(jù)寄存器 MDR 、地址寄存器 MAR 和讀寫電路； 各存儲體讀寫過程能并行， 也能交叉重疊進行； 多體交叉訪問存儲器采用分時啟動的方法，可以在不 改變每個存儲體存取周期的條件下，提高訪存速度， 若存儲器由 n 個存儲體組成，各存儲體可按一 定的順序分時地輪流啟動，兩個相鄰存儲體啟動訪問 的間隔時間可以等于單個存儲體訪問周期的 1/n，即每 隔 1/n 訪問周期啟動一個存儲體

16、的操作，從而存儲器 的帶寬（連續(xù)訪問存儲器的數(shù)據(jù)吞吐率）可以增加到 原來的 n 倍。二、存儲系統(tǒng)的層次結(jié)構(gòu)1、訪存的局部性原理時間局部性：如果一個存儲單元被訪問， 則可能 該單元會很快被再次訪問；空間局部性：如果一個存儲單元被訪問， 則可能 該單元及其鄰近的單元也可能很快被訪問；最近的、未來要用的指令和數(shù)據(jù)大多局限于正在用 的指令和數(shù)據(jù)或是存放在與這些指令和數(shù)據(jù)位置相鄰 近的單元中。2、層次化存儲系統(tǒng)現(xiàn)代計算機系統(tǒng)中， 根據(jù)容量和工作速度把幾種不 同特性的存儲器件構(gòu)成分成一個多層次的存儲系統(tǒng)： 將速度較慢的存儲器件實現(xiàn)較低層次的大容 量存儲器；用少量的速度較快、容量較小、的存儲器 件實現(xiàn)高速的

17、存儲層次； 目前多數(shù)計算機系統(tǒng)采用 Cache 、主存儲器、 輔助存儲器三級存儲器系統(tǒng)構(gòu)成兩個存儲層次： Cache-主存存儲層次（ Cache 存儲系統(tǒng)）、主存 -輔存 存儲層次。 Cache 中存儲 CPU 使用最頻繁的指令和數(shù) 據(jù)，以彌補 CPU 與主存儲器在速度上的差異； 輔助存儲器（外存）用于擴大程序可訪問的存儲 器空間，主存中不被頻繁訪問的內(nèi)容存于外存， 需要時調(diào)入主存。三、高速緩沖存儲器1、Cache 的工作原理 高速緩沖存儲器 （ Cache）：主存（動態(tài) RAM ） 與 CPU 之間加入一個速度快、容量較小的靜態(tài) RAM （SRAM ），用于存儲近階段 CPU 訪問最頻繁的指

18、令 和操作數(shù)據(jù)，起到緩沖作用。 CPU 取指令、執(zhí)行指令 時需要的數(shù)據(jù)都可從 Cache 中讀取。 Cache 控制邏輯硬件電路實現(xiàn) CPU 與 Cache、 Cache 與主存、CPU 與主存之間的數(shù)據(jù)傳送。 CPU 對 主存和 Cache 的讀寫是以字（存儲字）為單位，主存 同 Cache 之間的數(shù)據(jù)傳送是以數(shù)據(jù)塊為單位。 工作過程：CPU 對主存訪問時，發(fā)出欲訪問字的內(nèi)存地 址， Cache 控制邏輯依據(jù)地址判斷此字是否在 Cache 中：若命中，則訪問 Cache；若不命中，則 CPU 必須 訪問主存。Cache 的讀操作： CPU 發(fā)出讀請求時，如果 Cache 命中，就直接對 Ca

19、che 進行讀操作，與主存無 關(guān)；如果 Cache 不命中，則需訪問主存，并把該塊信 息一次從主存調(diào)入 Cache 內(nèi)，若 Cache 已滿，則須根 據(jù)某種替換算法，用這個塊替換掉 Cache 中原來的某 塊信息。Cache 的寫操作：當 CPU 發(fā)出寫請求時，如 果 Cache 命中， 把信息寫入 Cache 內(nèi)，處理 Cache 與主存中的內(nèi)容不一致的方法有： 寫直達法和寫回法； 如果寫 Cache 不命中，就直接把信息寫入主存，并有 兩種處理方法：不按寫分配法和按寫分配法。 2、主存與 Cache 的地址映像 （1）地址映像解決主存地址和 Cache 地址的對應(yīng)關(guān)系，即主 存數(shù)據(jù)裝入 C

20、ache 中的位置。反映主存單元和 Cache 單元對應(yīng)的地址映像關(guān) 系的是地址映像表 。地址映像表和 Cache 數(shù)據(jù)項結(jié) 合起來使查表與訪問 Cache 結(jié)合起來，在 Cache 中為 每個數(shù)據(jù)塊增加一個 “地址映像標記 ”， 地址映像標記 可以是一個數(shù)據(jù)塊在主存中的塊地址。 主存的地址由二部分組成： 主存塊號和塊內(nèi)地 址 。 CPU 按主存的地址訪問存儲器，用該主存地址 的塊號字段去訪問 “地址映像表 ”，判定該主存地址的 存儲單元的副本是否在 Cache 中： 若 Cache 命中， 由 地址映像機構(gòu)（硬件）將主存地址塊號轉(zhuǎn)換為 Cache 地址的塊號，與塊內(nèi)地址合并生成被訪問主存 單

21、元的 Cache 地址去訪問 Cache；若 Cache 不命中， CPU 需訪問主存，同時將該存儲單元所在塊調(diào)入 C（a2c）he地。址映像方式 直接映像 主存中的每一個數(shù)據(jù)塊只能被調(diào)入到 Cache 中 惟一的一個指定位置。主存按 Cache 的容量劃分成區(qū)，使每個區(qū)中塊 數(shù)和 Cache 的塊數(shù)相同， Cache 的塊數(shù)應(yīng)為 2i 。 主存地址結(jié)構(gòu)為：區(qū)號和塊號組合為主存塊號， “區(qū)號 ” 存放在 “地址 映像表 ”中，是用于判斷是否命中的標記；CPU 訪問存儲器時給出主存地址，以塊號到 Cache 中檢索到該塊號所對應(yīng)塊，取出其標記部分同主存地 址中的標記（區(qū)號）比較：若相同，表示命中

22、，由塊 號和主存地址中的塊內(nèi)地址組合為 Cache 地址，訪問 Cache ；若不相同 ，表示不命中，以主存地址訪問 主存，并把主存中該塊數(shù)據(jù)調(diào)入 Cache 的同塊號的位 置中（不管該塊是否空缺） ，并修改標記。 全相聯(lián)映像 主存中任何一個數(shù)據(jù)塊均可以裝入到 Cache 中 任何一個塊的位置上。主存和 Cache 均劃分為塊。 主存地址結(jié)構(gòu)為：“塊號 ”作為標記存放在 “地址映像表 ”中，是用于 判斷是否命中依據(jù)。CPU 訪問存儲器時給出主存地址， 將主存塊號標 記依次分別同 Cache 中的各標記比較：若有相等，表 示命中，由主存塊號轉(zhuǎn)換為 Cache 塊號，和主存地址 中的塊內(nèi)地址組合為

23、 Cache 地址，訪問 Cache ；若無 一相同，表示不命中，以主存地址訪問主存，并把主 存中該塊數(shù)據(jù)調(diào)入 Cache 的空塊位置中， 如果 Cache 中各塊都已存滿，則采用一定的替換算法替換掉 Cache 中某一塊，然后把該塊的主存塊號作為新標記 寫入 Cache 中該塊的標記處。 組相聯(lián)映像將主存空間按 Cache 容量劃分成區(qū)，再將 Cache 空間和主存空間中的每一區(qū)都等分成大小相同的組。主存中的任何一塊均可裝入 Cache 中對應(yīng)組的任 何一塊位置上?！皡^(qū)號“和 “塊號 ”作為檢索標記存放在 “地址映 像表 ”中，是用于判斷是否命中依據(jù)。CPU 訪問存儲器時給出主存地址，根據(jù)組

24、號在 Cache 地址映像表中檢索到該組號所對應(yīng)組，將該組 中各塊的區(qū)號和組內(nèi)塊號標記依次與主存地址中的區(qū) 號和組內(nèi)塊號比較，若兩個標記都相同，表示命中， 將地址映像表中對應(yīng)的 Cache 塊號和主存塊內(nèi)地址組 合為 Cache 地址，訪問 Cache ；若無一塊的兩個標記 相同，表示不命中，以主存地址訪問主存，并把主存 中該塊數(shù)據(jù)調(diào)入 Cache 的 相同組的任一空塊中， 如果 Cache 組中各塊都已存滿， 則采用一定的替換算法替換掉 Cache 中某一塊，并將 該數(shù)據(jù)塊的區(qū)號、塊號寫入地址映像表中的標記處。3、Cache 的替換策略采用全相聯(lián)映像或組相聯(lián)映像方式才需要替換策 略。當 CP

25、U 執(zhí)行讀操作且 Cache 未命中時，則 CPU 訪問主存，將該數(shù)據(jù)塊調(diào)入 Cache，若 Cache 對應(yīng)塊 已滿， 需要采用一定的策略調(diào)入 Cache 中。常用的 替換策略有： 隨機法隨機確定 Cache 中的替換塊，將新的數(shù)據(jù)塊 調(diào)入。但沒有考慮程序訪問的局部性原理，從而降低 了命中率。 FIFO 算法將最早調(diào)入 Cache 中的數(shù)據(jù)塊作為替換塊， 由于沒有顧及程序訪問的局部性原理， Cache 命中率 較低。 LRU 算法一種推測方法，將 Cache 中近期內(nèi)用得最少的 數(shù)據(jù)塊作為替換塊，算法可以較復(fù)雜。一般可采用計 數(shù)器統(tǒng)計每塊未訪問使用的時間次數(shù)的簡單方法。4、Cache 的更新

26、策略CPU 執(zhí)行寫操作，會引起 Cache 和主存內(nèi)容的不 一致，需要采用一定的更新策略。（1）當 Cache命中時，CPU 將新數(shù)據(jù)寫入 Cache ， 如何將數(shù)據(jù)寫入主存使主存保持同 Cache 的一致，采 用的更新策略是： 寫回法Cache 命中時， CPU 只修改 Cache 的內(nèi)容， 不立即寫入主存，僅對 Cache 中該塊作一標記，只有 當該數(shù)據(jù)塊要被替換時，才將它寫回主存。采用寫回法時，要求每個 Cache 塊配置一個 修改位標記。 全寫法 （寫直達法）Cache 命中時， CPU 將新數(shù)據(jù)寫入 Cache 的 同時寫入主存。保持 Cache 與主存內(nèi)容的一致性。（2）當Cach

27、e未命中時，CPU 將新數(shù)據(jù)寫入主存 ， 如何將數(shù)據(jù)寫入 Cache 使主存保持同 Cache 的一致， 采用的更新策略是： 寫裝入法 （按寫分配法） 在寫主存時，將修改過數(shù)據(jù)的主存塊調(diào)入Cache 的某個塊中，并作好標記。 寫不裝入法（不按寫分配法） 只寫主存，不數(shù)據(jù)塊調(diào)入 Cache。5、Cache 的性能分析 命中率指 CPU 訪問存儲器的指令、 數(shù)據(jù)存在于 Cache 中的概率。其命中率為N1Hc =N1+ N2N1訪問 Cache 的次數(shù) ， N2訪問主存的次數(shù) 。 失效率 F= 1 H 平均訪問時間 TA若 Cache 的命中率為 Hc ，Cache 的訪問時間 為 Tc ，主存的

28、訪問時間為 Tm ，Cache 的平均訪問時間 TA= H Tc（1H） Tm H Tc F Tm四、虛擬存儲器1、基本概念 虛擬地址：給計算機用戶提供一個比實際主存空間 大得多的程序地址空間， 這時程序的邏輯地址稱為 “虛 擬地址 ”，虛擬地址是根據(jù)程序指令由編譯程序生成 的，物理地址：即實地址，訪問主存儲器由 CPU 地址 引腳產(chǎn)生的地址。基號：是 OS（操作系統(tǒng)）給每個程序產(chǎn)生的附 加地址字段，以區(qū)分不同程序的地址空間。段：利用程序的模塊化性質(zhì)， 按程序的邏輯結(jié)構(gòu) 劃分的相對獨立部分。段作為獨立的邏輯單位可以被 其它程序段調(diào)用， 段作為基本信息單位在主存 -輔存間 定位和傳送。頁：存儲器地址空間劃分為等長的固定區(qū)域， 頁 作為在主存 -輔存間定位和傳送的基本信息單位， 各虛 擬頁可以調(diào)入主存中不同的頁面位置?？毂?/p>