門電路和組合邏輯電路教材

1、學(xué)習(xí)要點(diǎn) 邏輯門電路的邏輯符號(hào)及邏輯功能 組合電路的分析方法和設(shè)計(jì)方法 典型組合邏輯電路的功能 13.1 基本邏輯運(yùn)算和基本邏輯門 在邏輯運(yùn)算中，最基本的邏輯運(yùn)算有三種：與運(yùn)算，或運(yùn)算和非運(yùn)算。用來(lái) 實(shí)現(xiàn)運(yùn)算的電路，稱為邏輯門，基本邏輯門有：與門?；蜷T和非門。1. “與”門電路圖示二極管“與”門電路， A,B,C 是它的三個(gè)輸入端， Y 是輸出端。其圖形符號(hào) 如圖。在采用正邏輯時(shí)，高電位（高電平）為“ 1”，低電位（低電平）為“ 0”?！芭c” 邏輯關(guān)系可用下式表示： Y=A B C“與”門的輸入端只要有 一個(gè)為“ 0”，輸出端就為“ 0”。 上圖有三個(gè)輸入端，輸入信號(hào)有“ 1”和“ 0”兩種狀

2、態(tài)，共有八種組合， 因此可用下表列出八種組合，完整地表達(dá)所有可能的邏輯狀態(tài)。ABCY000000100100011010001010110011112. “或”門電路 下圖示是二極管“或”門電路及其圖形符號(hào)如果有一個(gè)以上的輸入端為 入端全為“ 0”時(shí)，輸出端 下式表示：Y=A+B+C3. “非”門電路 下圖示的是晶體管“非”門電路及其圖形符號(hào)。或”門的輸入端只要有 一個(gè)為“ 1”，輸出端就為“ 1”。 1”時(shí)，當(dāng)然，輸出端 Y 也為“ 1”。只有當(dāng)三個(gè)輸 Y 才為“ 0”，此時(shí)三管都導(dǎo)通。 “或”邏輯關(guān)系可用截止， 器?！胺恰?3.2“非”門電路只有一個(gè)輸入端 A.當(dāng)A 為“1”（設(shè)其電位為

3、3V）時(shí)，晶體管飽和， 其集電極，即輸出端 Y 為“0”（其電位在零伏附近） ；當(dāng) A 為“ 0”時(shí)，晶體管 輸出端 Y 為“ 1”（其電位近似等于）。所以“非”門電路也稱為反相邏輯關(guān)系可用下式表示： Y 組合邏輯電路的分析與設(shè)計(jì)1. 分析組合邏輯電路的步驟大致如下：（1）由組合邏輯電路圖逐級(jí)寫出邏輯函數(shù)表達(dá)式。（ 2） 應(yīng)用卡諾圖或公式法化簡(jiǎn)邏輯表達(dá)式。（ 3） 由最簡(jiǎn)表達(dá)式列出真值表。（ 4） 在真值表中分析邏輯功能。2. 設(shè)計(jì)組合邏輯電路的步驟大致如下： （1）根據(jù)給的邏輯要求設(shè)定邏輯變量和邏輯函數(shù)以及它們的取值1和 0時(shí)所表示的狀態(tài)，建立真值表。（2）根據(jù)真值表，填好卡諾圖，再用卡諾圖

4、化簡(jiǎn)邏輯函數(shù)，得最簡(jiǎn)（或最合理） 邏輯函數(shù)表達(dá)式（3）根據(jù)設(shè)計(jì)要求，把邏輯函數(shù)表達(dá)式轉(zhuǎn)換成適當(dāng)?shù)男问?。?）根據(jù)最終得出的邏輯函數(shù)表達(dá)式畫出邏輯電路圖。13.3 半加器 在數(shù)學(xué)系統(tǒng)中，二進(jìn)制加法器是它的基本部件之一。 半加器（半加就是只求本位的和，暫不管低位送來(lái)的進(jìn)位數(shù)）的邏輯狀態(tài)表ABCS0000010110011110其中，A 和 B 是相加的兩個(gè)數(shù)， S是半加和數(shù)， C是進(jìn)位數(shù)。 由邏輯狀態(tài)表可寫出邏輯式：由邏輯式就可畫出邏輯圖， 如下圖 (a)和(b)所示，由一個(gè)“異或“門 和一個(gè)”與“門組成。半加器是一種組合邏輯電路，其圖形符號(hào)如下圖(c)所示。13.4 全加器當(dāng)多位數(shù)相加時(shí)， 半加

5、器可用于最低位求和， 并給出進(jìn)位數(shù)。 第二位的相加 有兩個(gè)待加數(shù) 和 ，還有一個(gè)來(lái)自前面低位送來(lái)的進(jìn)位數(shù).這三個(gè)數(shù)相加，得出本位和數(shù)(全加和數(shù)) 和進(jìn)位數(shù) .這種就是“全加“，下表為全加器的 邏輯狀態(tài)表。AiBiCi-1CiSi0000000101010010111010001101101101011111全加器可用兩個(gè)半加器和一個(gè)“或“門組成如上圖 （a）所示。 和 在第一個(gè)半加器中相加，得出的結(jié)果再和 在第二個(gè) 半加器中相加，即得出全加和 。兩個(gè)半加器的進(jìn)位數(shù)通過(guò)”或“門輸出作為本 位的進(jìn)位數(shù) 。全加器也是一種組合邏輯電路，其圖形符號(hào)如上圖 （b）所示。 13.5 編碼器用數(shù)字或某種文字和

6、符號(hào)來(lái)表示某一對(duì)象或信號(hào)的過(guò)程， 稱為編碼。 開關(guān)在 數(shù)字電路中， 一般用二進(jìn)制編碼。 二進(jìn)制只有 0 和 1 兩個(gè)編碼， 可以把若干個(gè) 0 和 1 按一定規(guī)律編排起來(lái)組成不同的代碼（二進(jìn)制數(shù)）來(lái)表示某一對(duì)象或信號(hào)。 N 位二進(jìn)制代碼有 種，可以表示 個(gè)信號(hào)。這種二進(jìn)制編碼在電路上容易實(shí) 現(xiàn)。下面討論兩種編碼器。1. 二進(jìn)制編碼器 二進(jìn)制編碼器是將某種信號(hào)編成二進(jìn)制代碼的電路。例如，要把 , , , , , , , 八個(gè)信號(hào)編成對(duì)應(yīng)的二進(jìn)制代碼而輸出，其編碼過(guò)程如 下：1）確定二進(jìn)制代碼的位數(shù) 因?yàn)檩斎胗邪藗€(gè)信號(hào)，所以輸出的是三位（ 8，n=3）二進(jìn)制代碼。這種編碼器通常稱為 8/3 線編碼器

7、。2）列編碼表編碼表是把待編碼的八個(gè)信號(hào)和對(duì)應(yīng)的二進(jìn)制代碼列成的表格。這種對(duì)應(yīng)關(guān)系是人為的。用三位二進(jìn)制代碼表示八個(gè)信號(hào)的方案很多，下表所列的輸出Y2Y1Y0I0000I1001I2010I3011I4100I5101I6110I71113）由編碼表寫出邏輯式4）由邏輯式畫出邏輯圖（下圖所示）2. 二十進(jìn)制編碼器二十進(jìn)制編碼器是將十進(jìn)制的十個(gè)數(shù)碼 0，1，2，3，4，5，6，7，8，9 編成 二進(jìn)制代碼的電路。輸入的是 09 十個(gè)數(shù)碼，輸出的是對(duì)應(yīng)的二進(jìn)制代碼。這 二進(jìn)制代碼又稱二十進(jìn)制編碼器，簡(jiǎn)稱 BCD 碼。其編碼過(guò)程：（1）確定二進(jìn)制代碼的位數(shù) 因?yàn)檩斎胗惺畟€(gè)數(shù)碼，而三位二進(jìn)制代碼只有八

8、位組合，所以輸出的應(yīng)是四位 （,取 n=4）二進(jìn)制代碼。這種編碼器通常稱為 10/4 線編碼 器。（2）列編碼表 四位二進(jìn)制代碼共有十六種狀態(tài)， 其中任何十種狀態(tài)都可表示 0 9 十個(gè)數(shù)字碼， 方案很多。最常用的是用 8421 編碼方式，就是在四位二進(jìn)制代碼的十六種狀態(tài)中取出前面的十種狀態(tài)，表示 0 9 十個(gè)數(shù)碼，后面六種狀態(tài)去掉，見表 21.9.2。 二進(jìn)制代碼各位的 1 所代表的十進(jìn)制數(shù)從高位到低位依次為 8，4，2，1，稱之 得出該二進(jìn)制代碼所代表13.6 譯碼器和數(shù)字顯示譯碼和編碼的過(guò)程相反。 編碼是將某種信號(hào)或十進(jìn)制的十個(gè)數(shù)碼 （輸入） 編 成二進(jìn)制代碼（輸出） 。譯碼是將二進(jìn)制代碼

9、（輸入）按其編碼時(shí)的原意譯成對(duì) 應(yīng)的信號(hào)或十進(jìn)制數(shù)碼（輸出） 。1. 二進(jìn)制譯碼器 例如，要把輸入的一組三位二進(jìn)制代碼譯成對(duì)應(yīng)的八個(gè)輸出信號(hào)， 其譯碼過(guò)程如 下：（1）列出譯碼器的狀態(tài)表設(shè)輸出三位二進(jìn)制代碼為 ABC ，輸出八個(gè)信號(hào)低電平有效，設(shè)為 。每個(gè)輸出代表輸入的一組組合，并設(shè) ABC 000 時(shí)， 0，其余輸出為 1；ABC 001時(shí)， 0，其余輸出為 1；ABC=111 時(shí)， 0，其余輸出為 1， 則列出的狀態(tài)表如表 21.10.1 所示。（2）由狀態(tài)表寫出邏輯式 =使能控制輸入出 輸ABC)(100000011111111000011011111110001011011111100

10、011111011111001001111101111001011111101110011011111101100111111111103）由邏輯式畫出邏輯圖（下圖所示）這種三位二進(jìn)制譯碼器也稱為 3/8 線譯碼器，最常用的是 CT74LS138 型譯碼器， 表 21.10.1 就是它的功能表。它還有一個(gè)使能端 和兩個(gè)控制端 ， 。 高 電平有效， 1時(shí)，可以譯碼； 0 時(shí)，禁止譯碼，輸出全為 1。 和 低 電平有效，若均為 0，可以譯碼；若其中有 1或全 1，則禁止譯碼，輸出也全為 1。2. 二十進(jìn)制顯示譯碼器在數(shù)字電路中常常要把數(shù)據(jù)或運(yùn)算結(jié)果通過(guò)半導(dǎo)體數(shù)碼管，液晶數(shù)碼管和熒光 數(shù)碼管，用十

11、進(jìn)制數(shù)顯示出來(lái)。（1）半導(dǎo)體數(shù)碼管 半導(dǎo)體數(shù)碼管（或稱 LED 數(shù)碼管）的基本單元是 PN結(jié)，目 前較多采用磷砷化鎵做成的 PN 結(jié)，當(dāng)外加正向電壓時(shí)，就 能發(fā)出清晰的光線。單個(gè) PN 結(jié)可以封裝成發(fā)光二極管，多 個(gè) PN 結(jié)可以按分段式封裝成半導(dǎo)體數(shù)碼管，其管腳排列如 下圖所示。發(fā)光二極管的工作電壓為 1.5-3V,工作電流為幾毫 安到十幾毫安，壽命很長(zhǎng)。半導(dǎo)體數(shù)碼管將十進(jìn)制數(shù)碼分成七個(gè)字段，每段為一發(fā)光二極管，其字型結(jié) 構(gòu)如上圖所示。選擇不同字段發(fā)光，可顯示出不同的字形。例如，當(dāng) a,b,c,d,e,f,g 七個(gè)字段全亮?xí)r，顯示出 8； b,c 段亮?xí)r，顯示出 1。半導(dǎo)體數(shù)碼管中七個(gè)發(fā)光二

12、極管有共陰極和共陽(yáng)極兩種接法， 如圖 21.10.5 所示 前者，某一字段接高電平時(shí)發(fā)光；后者，接低電平時(shí)發(fā)光。使用時(shí)每個(gè)管要串聯(lián) 限流電阻。（ 2）七段顯示譯碼器其功能是把“ 8421”二十進(jìn)制代碼譯成對(duì)應(yīng)于數(shù)碼管的 七個(gè)字段信號(hào)， 驅(qū)動(dòng)數(shù)碼管，顯示出相應(yīng)的十進(jìn)制數(shù)碼。 如果采用共陽(yáng)極數(shù)碼管， 則七段顯示譯碼器的功能表如下表所示； 如采用共陰極數(shù)碼管， 則輸出狀態(tài)應(yīng)和 下表所示的相反，即 1 和 0 對(duì)換。下表所列舉的是 CT74LS247 型譯碼器的功能 表。它有四個(gè)輸入端 , , , 和七個(gè)輸出端 （低電平有效），后者接數(shù) 碼管七段。此外，還有三個(gè)輸入控制端，其功能如下：a. 試燈輸入端 用來(lái)檢驗(yàn)數(shù)碼管的七段是否正常工作。當(dāng) =1, 0 時(shí)， 無(wú)論 , , , 為何種狀態(tài)，輸出 均為 0，數(shù)碼管七段全亮，顯示“ 8”b. 滅燈輸入端當(dāng) 0，無(wú)論其他輸入信號(hào)為何狀態(tài)，輸出 均為 1，七段全滅，無(wú)顯示。c. 滅 0 輸入端當(dāng) 1， 1，0，只有當(dāng)0000 時(shí)，輸出 均為 1，不顯示“ 0”字；這時(shí)，如果1，則譯碼器正常輸出，顯示“ 0”。當(dāng)為其他組合時(shí)，不論 為0或 1，譯碼器均可正常輸出。此輸入控制信號(hào)常用來(lái)消除無(wú)效 0。例如，可消除 000.001 兩個(gè) 0，則顯示 出 0.001.功輸入輸出能和十進(jìn)制數(shù)顯 示試 燈010000000g滅 燈0111