基本邏輯關(guān)系

1、真誠為您提供優(yōu)質(zhì)參考資料，若有不當(dāng)之處，請指正?；具壿嬯P(guān)系通常，把反映“條件”和“結(jié)果”之間的關(guān)系稱為邏輯關(guān)系。如果以電路的輸入信號反映“條件”，以輸出信號反映“結(jié)果”，此時電路輸入、輸出之間也就存在確定的邏輯關(guān)系。數(shù)字電路就是實現(xiàn)特定邏輯關(guān)系的電路，因此，又稱為邏輯電路。邏輯電路的基本單元是邏輯門，它們反映了基本的邏輯關(guān)系?；具壿嬯P(guān)系和邏輯門 基本邏輯關(guān)系和邏輯門邏輯電路中用到的基本邏輯關(guān)系有與邏輯、或邏輯和非邏輯，相應(yīng)的邏輯門為與門、或門及非門。一、與邏輯及與門與邏輯指的是：只有當(dāng)決定某一事件的全部條件都具備之后，該事件才發(fā)生，否則就不發(fā)生的一種因果關(guān)系。如圖2.1.1所示電路，只有當(dāng)

2、開關(guān)A與B全部閉合時，燈泡Y才亮；若開關(guān)A或B其中有一個不閉合，燈泡就不亮。圖2.1.1 與邏輯舉例（b）國標(biāo)符號圖2.1.2 與邏輯符號這種因果關(guān)系就是與邏輯關(guān)系，可表示為YAB，讀作“A與B”。在邏輯運算中，與邏輯稱為邏輯乘。（a）常用符號 與門是指能夠?qū)崿F(xiàn)與邏輯關(guān)系的門電路。與門具有兩個或多個輸入端，一個輸出端。其邏輯符號如圖2.1.2所示，為簡便計，輸入端只用A和B兩個變量來表示。與門的輸出和輸入之間的邏輯關(guān)系用邏輯表達(dá)式表示為： YABAB兩輸入端與門的真值表如表2.1.1所示。波形圖如圖2.1.3所示。表2.1.1 與門真值表A BY0 000 101 001 11圖2.1.3 與

3、門的波形圖由此可見，與門的邏輯功能是，輸入全部為高電平時，輸出才是高電平，否則為低電平。二、或邏輯及或門或邏輯指的是：在決定某事件的諸條件中，只要有一個或一個以上的條件具備，該事件就會發(fā)生；當(dāng)所有條件都不具備時，該事件才不發(fā)生的一種因果關(guān)系。如圖2.1.4所示電路，只要開關(guān)A或B其中任一個閉合，燈泡Y就亮；A、B都不閉合，燈泡Y才不亮。這種因果關(guān)系就是或邏輯關(guān)系?？杀硎緸椋篩AB讀作“A或B”。在邏輯運算中或邏輯稱為邏輯加。圖2.1.4 或邏輯舉例（a）常用符號 （b）國標(biāo)符號 圖2.1.5 或邏輯符號或門是指能夠?qū)崿F(xiàn)或邏輯關(guān)系的門電路?；蜷T具有兩個或多個輸入端，一個輸出端。其邏輯符號如圖2.

4、1.5所示?；蜷T的輸出與輸入之間的邏輯關(guān)系用邏輯表達(dá)式表示為： YAB 兩輸入端或門電路的真值表和波形圖分別如表2.1.2和圖2.1.6所示。表2.1.2A BY0 000 111 011 11圖2.1.6 或門的波形圖 由此可見，或門的邏輯功能是，輸入有一個或一個以上為高電平時，輸出就是高電平；輸入全為低電平時，輸出才是低電平。三、非邏輯及非門非邏輯是指：決定某事件的唯一條件不滿足時，該事件就發(fā)生；而條件滿足時，該事件反而不發(fā)生的一種因果關(guān)系。圖2.1.7 非邏輯舉例（a）常用符號 （b）國標(biāo)符號 圖2.1.8 非邏輯符號如圖2.1.7所示電路，當(dāng)開關(guān)A閉合時，燈泡Y不亮；當(dāng)開關(guān)A斷開時，燈

5、泡Y才亮。這種因果關(guān)系就是非邏輯關(guān)系?？杀硎緸閅，讀作“A非”或“非A”。在邏輯代數(shù)中，非邏輯稱為“求反”。 非門是指能夠?qū)崿F(xiàn)非邏輯關(guān)系的門電路。它有一個輸入端，一個輸出端。其邏輯符號如圖2.1.8所示。非門的輸出與輸入之間的邏輯關(guān)系用邏輯表達(dá)式表示為： YAY0110圖2.1.9 非門的波形圖 其真值表和波形圖分別如表2.1.3和圖2.1.9所示。由此可見，非門的邏輯功能為，輸出狀態(tài)與輸入狀態(tài)相反，通常又稱作反相器。復(fù)合邏輯門由與門、或門和非門可以組合成其他邏輯門。把與門、或門、非門組成的邏輯門叫復(fù)合門。常用的復(fù)合門有與非門、或非門、異或門、與或非門等。一、與非門將一個與門和一個非門按圖2.

6、1.10連接，就構(gòu)成了一個與非門。與非門有多個輸入端，一個輸出端。三端輸入與非門的邏輯符號如圖2.1.11所示，它的邏輯表達(dá)式為：Y圖2.1.10 與非邏輯（a）常用符號 （b）國標(biāo)符號 圖2.1.11 與非邏輯符號真值表和波形圖分別如表2.1.4和圖2.1.12所示。A B CY0 0 010 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 由此可知，與非門的邏輯功能為：當(dāng)輸入全為高電平時，輸出為低電平；當(dāng)輸入有低電平時，輸出為高電平。二、或非門 把一個或門和一個非門連接起來就可以構(gòu)成一個或非門，如圖2.1.13所示。或非門也可有多個輸入端和一個

7、輸出端。三端輸入或非門的邏輯符號如圖2.1.14所示，它的邏輯表達(dá)式為： Y=真值表和波形圖分別如表2.1.5和圖2.1.15所示。由此可知，或非門的邏輯功能為：當(dāng)輸入全為低電平時，輸出為高電平；當(dāng)輸入有高電平時，輸出為低電平。表2.1.5 A B CY0 0 010 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10三、異或門當(dāng)兩個輸入變量的取值相同時，輸出變量取值為0；當(dāng)兩個輸入變量的取值相異時，輸出變量取值為1。這種邏輯關(guān)系稱為異或邏輯。能夠?qū)崿F(xiàn)異或邏輯關(guān)系的邏輯門叫異或門。異或門只有兩個輸入端和一個輸出端，其邏輯符號如圖2.1.16（a）所示。

8、 異或門的邏輯表達(dá)式為： YA+BAB式中，符號表示異或邏輯。異或門真值表如表2.1.6所示。波形圖如圖（b）所示。表2.1.6 異或門真值表異或門的邏輯功能可簡述為：輸入相異，輸出為高電平。輸入相同，輸出為低電平。A BY0 000 111 011 10四、與或非門把兩個與門、一個或門和一個非門聯(lián)結(jié)起來，就構(gòu)成了與或非門。它有多個輸入端、一個輸出端，邏輯符號如圖2.1.17（a）所示。其邏輯表達(dá)式為： Y真值表如表2.1.7所示，波形圖見圖2.1.17（b）。與或非門的邏輯功能是：當(dāng)任一組與門輸入端全為高電平或所有輸入端全為高電平時，輸出為低電平；當(dāng)任一組與門輸入端有低平或所有輸入端全為低電

9、平時，輸出為高電平。常用符號 國標(biāo)符號 表2.1.7與或非門真值表輸 入輸 出A B C DY0 0 0 010 0 0 110 0 1 010 0 1 100 1 0 010 1 0 110 1 1 010 1 1 101 0 0 011 0 0 111 0 1 011 0 1 101 1 0 001 1 0 101 1 1 001 1 1 102.2 邏輯代數(shù)基礎(chǔ)邏輯代數(shù)是討論邏輯關(guān)系的一門學(xué)科，它是分析和設(shè)計邏輯電路的數(shù)學(xué)基礎(chǔ)。邏輯代數(shù)是由英國科學(xué)家喬治布爾（GeorgeBoole）創(chuàng)立的，故又稱布爾代數(shù)。邏輯代數(shù)也是用字母表示變量，但是邏輯代數(shù)和普通代數(shù)有著根本的區(qū)別。邏輯代數(shù)中的邏輯

10、變量只有兩種可能取值 0和1，而且這里的0和1不同于普通代數(shù)中的0和1。它只表示兩種對立的邏輯狀態(tài)，并不表示數(shù)量的大小。2.2.1 邏輯代數(shù)的基本定理與規(guī)則在邏輯運算中，基本的邏輯關(guān)系有與、或、非三種。在邏輯代數(shù)中，相應(yīng)地也有三種基本運算，即與運算、或運算和非（求反）運算。1. 與運算（邏輯乘）圖T1101所示與門電路的邏輯關(guān)系為YAB，由此可得與運算的規(guī)則為： 000 010 100 111 A00 A1A AA2. 或運算（邏輯和）圖T1104所示或門電路的邏輯關(guān)系為YAB，由此可得或運算的規(guī)則為： 0+00 0+11 1+01 1+11 A+0A A+11 A+AA3. 非運算（求反運算

11、）圖T1107所示非門電路的邏輯關(guān)系為Y，由此可得非運算的規(guī)則為： 1 0 A+1 A A2.2.2 邏輯代數(shù)的基本定律邏輯代數(shù)不但有與普通代數(shù)相似的交換律、結(jié)合律和分配律，其本身還有一些特殊定律。常用的定律如下： （1）交換律 ABBA ABBA （2）結(jié)合律（AB）CA（BC） （AB）C A（BC） （3）分配律 A（BC）BC A十BC（A+B）（A+C） （4）重迭律 AAA AA （5）0-1律 00 0 1 11 （6）互補律 A0 A1 （7）摩根定律 （8）吸收律 A（AB）A AAB1）與門(AND Gate)學(xué)生活動 通過演示實驗，學(xué)習(xí)與門電路的邏輯關(guān)系。觀察實驗結(jié)果，填寫真值表。輸入輸出ABZ000010100111我們把輸入A與輸入B均是高電勢時，輸出Z才是高電勢的邏輯電路叫做與門。討論與邏輯為：當(dāng)決定某一事件的所有條件全部具備時，這一事件才會發(fā)生。與門用來實現(xiàn)與邏輯關(guān)系的電路。ABZ與門的符號（2）或門(OR Gate)學(xué)生活動 分組實驗，填寫真值表。輸入輸出ABZ000011101111我們把輸入A與輸入B任一個或者兩個都為高電勢時，輸出Z就為高電勢的邏輯電路叫做或門。討論或邏輯為：