數(shù)字電路_Ch06_組合邏輯電路函數(shù)

1、第第6 6章章 組合邏輯電路函數(shù)組合邏輯電路函數(shù) 延延 邊邊 大大 學(xué)學(xué) 工工 學(xué)學(xué) 院院 電電 子子 信信 息息 通通 信信 學(xué)學(xué) 科科 6.1 6.1 基本加法器基本加法器 2 半加器：實(shí)現(xiàn)半加運(yùn)算的邏輯電路半加器：實(shí)現(xiàn)半加運(yùn)算的邏輯電路 半加器的輸入為兩個二進(jìn)制數(shù)，并在輸半加器的輸入為兩個二進(jìn)制數(shù)，并在輸 出端產(chǎn)生兩個二進(jìn)制數(shù)，一個出端產(chǎn)生兩個二進(jìn)制數(shù)，一個和位和位和一和一 個個進(jìn)位位進(jìn)位位 6.1 6.1 基本加法器基本加法器 3 只有當(dāng)只有當(dāng)A A和和B B都為都為1 1的時候，進(jìn)位才為的時候，進(jìn)位才為1 1 只有當(dāng)只有當(dāng)A A和和B B不相等的時候，和才為不相等的時候，和才為1 1

2、 ABCout 0000 0101 1001 1110 A B+ Cout BAABC out 6.1 6.1 基本加法器基本加法器 4 半加器不考慮來自低位的進(jìn)位，半加器不考慮來自低位的進(jìn)位， 將兩個將兩個1 1位的二進(jìn)制數(shù)相加位的二進(jìn)制數(shù)相加 6.1 6.1 基本加法器基本加法器 5 全加器有全加器有兩個輸入位兩個輸入位和和一個進(jìn)位輸入一個進(jìn)位輸入， 產(chǎn)生一個產(chǎn)生一個和和輸出及一個輸出及一個進(jìn)位進(jìn)位輸出輸出 6.1 6.1 基本加法器基本加法器 6 全加器邏輯：和輸出全加器邏輯：和輸出 ABCinCout 00000 00101 01001 01110 10001 10110 11010

3、11111 in CBA 6.1 6.1 基本加法器基本加法器 7 全加器邏輯：進(jìn)位輸出全加器邏輯：進(jìn)位輸出 inout CBAABC 6.1 6.1 基本加法器基本加法器 8 6.1 6.1 基本加法器基本加法器 9 例例6.1 (pp 160)6.1 (pp 160) 6.2 6.2 并行二進(jìn)制加法器并行二進(jìn)制加法器 10 當(dāng)兩個或更多的全加器組合在一起時，當(dāng)兩個或更多的全加器組合在一起時， 就可以形成一個并行二進(jìn)制加法器就可以形成一個并行二進(jìn)制加法器 1 1+ 00 1 0 1 1 右邊列產(chǎn)生的進(jìn)位右邊列產(chǎn)生的進(jìn)位 第二列第二列產(chǎn)產(chǎn)生的生的進(jìn)進(jìn)位位變變成和成和 位位 6.2 6.2 并行

4、二進(jìn)制加法器并行二進(jìn)制加法器 11 6.2 6.2 并行二進(jìn)制加法器并行二進(jìn)制加法器 12 例例6.26.2： 3 3位并行加法器位并行加法器 6.2 6.2 并行二進(jìn)制加法器并行二進(jìn)制加法器 13 4 4個全加器組成一個基本個全加器組成一個基本4 4位并行加法器位并行加法器 每一個加法器的進(jìn)位輸出與下一個較高一級加每一個加法器的進(jìn)位輸出與下一個較高一級加 法器的進(jìn)位輸入相連（內(nèi)部進(jìn)位）法器的進(jìn)位輸入相連（內(nèi)部進(jìn)位） 6.2 6.2 并行二進(jìn)制加法器并行二進(jìn)制加法器 14 4 4位并行加法器的邏輯符號位并行加法器的邏輯符號 6.2 6.2 并行二進(jìn)制加法器并行二進(jìn)制加法器 15 4 4位并行加

5、法器位并行加法器 74LS283 74LS283 集成電路芯片集成電路芯片 6.2 6.2 并行二進(jìn)制加法器并行二進(jìn)制加法器 16 通過級聯(lián)，加法器可以擴(kuò)展到更多的位通過級聯(lián)，加法器可以擴(kuò)展到更多的位 6.2 6.2 并行二進(jìn)制加法器并行二進(jìn)制加法器 17 6.2 6.2 并行二進(jìn)制加法器并行二進(jìn)制加法器 18 兩個兩個74LS28374LS283加法器相連組成一個加法器相連組成一個8 8位加法器位加法器 6.2 6.2 并行二進(jìn)制加法器并行二進(jìn)制加法器 19 6.3 6.3 異步進(jìn)位與超前進(jìn)位加法器異步進(jìn)位與超前進(jìn)位加法器 20 根據(jù)從一級到另一級的根據(jù)從一級到另一級的內(nèi)部進(jìn)位的傳輸內(nèi)部進(jìn)位

6、的傳輸 方法方法，并行加法器可以分為兩類：，并行加法器可以分為兩類： 異步進(jìn)位加法器異步進(jìn)位加法器 超前進(jìn)位加法器超前進(jìn)位加法器 區(qū)別：進(jìn)行加法運(yùn)算的速度不同區(qū)別：進(jìn)行加法運(yùn)算的速度不同 超前進(jìn)位加法器的速度更快超前進(jìn)位加法器的速度更快 6.3 6.3 異步進(jìn)位與超前進(jìn)位加法器異步進(jìn)位與超前進(jìn)位加法器 21 異步進(jìn)位加法器的缺點(diǎn)：異步進(jìn)位加法器的缺點(diǎn)： 每個進(jìn)位輸出連接到下一個高一級的全加每個進(jìn)位輸出連接到下一個高一級的全加 器的輸入器的輸入 任何一級的輸出任何一級的輸出( (和和& &進(jìn)位進(jìn)位) )必須在上一級必須在上一級 的進(jìn)位到來之后才能產(chǎn)生的進(jìn)位到來之后才能產(chǎn)生 這就造成加法器過程的時

7、間延遲這就造成加法器過程的時間延遲 6.3 6.3 異步進(jìn)位與超前進(jìn)位加法器異步進(jìn)位與超前進(jìn)位加法器 22 6.3 6.3 異步進(jìn)位與超前進(jìn)位加法器異步進(jìn)位與超前進(jìn)位加法器 23 超前進(jìn)位加法器通過超前進(jìn)位加法器通過提前使用每一級的提前使用每一級的 輸入進(jìn)位輸入進(jìn)位消除異步進(jìn)位延遲消除異步進(jìn)位延遲 基于輸入，超前進(jìn)位加法器通過進(jìn)位生基于輸入，超前進(jìn)位加法器通過進(jìn)位生 成和進(jìn)位傳送函數(shù)而生成進(jìn)位成和進(jìn)位傳送函數(shù)而生成進(jìn)位 6.3 6.3 異步進(jìn)位與超前進(jìn)位加法器異步進(jìn)位與超前進(jìn)位加法器 24 6.3 6.3 異步進(jìn)位與超前進(jìn)位加法器異步進(jìn)位與超前進(jìn)位加法器 25 進(jìn)位生成進(jìn)位生成 進(jìn)位傳送進(jìn)位傳

8、送 輸出進(jìn)位輸出進(jìn)位 ABCg BAC p inpgout CCCC 6.3 6.3 異步進(jìn)位與超前進(jìn)位加法器異步進(jìn)位與超前進(jìn)位加法器 26 6.3 6.3 異步進(jìn)位與超前進(jìn)位加法器異步進(jìn)位與超前進(jìn)位加法器 27 6.3 6.3 異步進(jìn)位與超前進(jìn)位加法器異步進(jìn)位與超前進(jìn)位加法器 28 4 4位加法器位加法器74LS28374LS283是超前進(jìn)位加法器是超前進(jìn)位加法器 當(dāng)兩個以上的當(dāng)兩個以上的74LS28374LS283級聯(lián)時，就在級聯(lián)時，就在4 4位位 加法器中間產(chǎn)生了異步進(jìn)位加法器中間產(chǎn)生了異步進(jìn)位 最終的加法器實(shí)際上是一個超前和異步最終的加法器實(shí)際上是一個超前和異步 進(jìn)位的組合進(jìn)位的組合

9、6.4 6.4 比較器比較器 29 異或門可以用作一個基本的比較器異或門可以用作一個基本的比較器 6.4 6.4 比較器比較器 30 為了比較兩個二進(jìn)制數(shù)的大小，需要更為了比較兩個二進(jìn)制數(shù)的大小，需要更 多的異或門多的異或門 6.4 6.4 比較器比較器 31 例例6.5 (pp 171)6.5 (pp 171) 6.4 6.4 比較器比較器 32 許多集成電路比較器提供附加的輸出，表示許多集成電路比較器提供附加的輸出，表示 兩個相比較的二進(jìn)制數(shù)哪一個大兩個相比較的二進(jìn)制數(shù)哪一個大 6.4 6.4 比較器比較器 33 1 1位數(shù)值比較器位數(shù)值比較器 )( )( )( )(),( ,),( ,)

10、,( BAYBABA BAYBABABA ABYABBABA BA BA BA 10 110 101 或同為 則 則 6.4 6.4 比較器比較器 34 4 4位比較器邏輯符號位比較器邏輯符號 6.4 6.4 比較器比較器 35 74HC85 74HC85 集成電路比較器集成電路比較器 6.4 6.4 比較器比較器 36 例例6.7 (pp 173)6.7 (pp 173) 6.5 6.5 譯碼器譯碼器 37 譯碼器用以檢測輸入段位的指定組合譯碼器用以檢測輸入段位的指定組合 ( (代碼代碼) )是否存在是否存在 譯碼器由指定的輸出電平來表示這個譯碼器由指定的輸出電平來表示這個 指定代碼的存在指

11、定代碼的存在 一個譯碼器有一個譯碼器有n條輸入線，用于處理?xiàng)l輸入線，用于處理 n位位 1 1到到2 2n條輸出線用于顯示一個或更多的條輸出線用于顯示一個或更多的 n位組合位組合 6.5 6.5 譯碼器譯碼器 38 對二進(jìn)制數(shù)對二進(jìn)制數(shù)10011001的出現(xiàn)進(jìn)行確認(rèn)的出現(xiàn)進(jìn)行確認(rèn) 注注 本書最低有效位本書最低有效位(LSB)(LSB)是水平方向最右邊的位，是水平方向最右邊的位， 或者垂直方向最上面的位或者垂直方向最上面的位 6.5 6.5 譯碼器譯碼器 39 例例6.8 6.8 求出求出10111011譯碼，譯碼輸出為高譯碼，譯碼輸出為高 電平的邏輯電路電平的邏輯電路 在所求的二進(jìn)制數(shù)中，只要在

12、所求的二進(jìn)制數(shù)中，只要對以對以0 0出出 現(xiàn)的變量取反就可以得到譯碼函數(shù)現(xiàn)的變量取反就可以得到譯碼函數(shù) 6.5 6.5 譯碼器譯碼器 40 為了對所有的為了對所有的4 4位組合進(jìn)行譯碼，需要位組合進(jìn)行譯碼，需要 1616個譯碼門個譯碼門 這種譯碼器通常稱為這種譯碼器通常稱為4 4線線-16-16線譯碼器，線譯碼器， 或者稱為或者稱為1616選選1 1譯碼器譯碼器 給出任何一個輸入碼，在給出任何一個輸入碼，在1616個輸出里只個輸出里只 有一個是有效的有一個是有效的 表表6.4 (pp 175)6.4 (pp 175) 6.5 6.5 譯碼器譯碼器 41 4 4位譯碼器的邏輯符號位譯碼器的邏輯符

13、號 6.5 6.5 譯碼器譯碼器 42 74HC154 1674HC154 16選選1 1譯碼器譯碼器 6.5 6.5 譯碼器譯碼器 43 使能函數(shù)使能函數(shù)(EN)(EN)，由一個或非門，由一個或非門( (非非- -與門與門) )實(shí)現(xiàn)實(shí)現(xiàn) 使能門為低電平有效輸入使能門為低電平有效輸入 使能門輸出和譯碼器中的每個與非門的一個輸使能門輸出和譯碼器中的每個與非門的一個輸 入相連接入相連接 如果使能門的兩個輸入不是有效低電平，這時如果使能門的兩個輸入不是有效低電平，這時 無論無論4 4個輸入是什么值，譯碼器的所有個輸入是什么值，譯碼器的所有1616個輸個輸 出全部為高電平出全部為高電平 6.5 6.5

14、 譯碼器譯碼器 44 例例6.9 (pp 176)6.9 (pp 176) 6.5 6.5 譯碼器譯碼器 45 BCD-7BCD-7段譯碼器輸入接受段譯碼器輸入接受BCDBCD代碼，并產(chǎn)代碼，并產(chǎn) 生用來驅(qū)動生用來驅(qū)動7 7段顯示器的輸出段顯示器的輸出 顯示器產(chǎn)生一個十進(jìn)制讀數(shù)顯示器產(chǎn)生一個十進(jìn)制讀數(shù) 6.5 6.5 譯碼器譯碼器 46 基本基本7 7段譯碼器的邏輯符號段譯碼器的邏輯符號 6.5 6.5 譯碼器譯碼器 47 7 7段顯示器段顯示器 6.5 6.5 譯碼器譯碼器 48 74LS47 BCD-774LS47 BCD-7段譯碼器段譯碼器/ /驅(qū)動器驅(qū)動器 6.5 6.5 譯碼器譯碼器

15、 49 74LS4774LS47邏輯符號邏輯符號 上的小圓圈表示上的小圓圈表示 低電平有效低電平有效 6.5 6.5 譯碼器譯碼器 50 燈測試燈測試 當(dāng)當(dāng) 輸入為低電平、輸入為低電平、 為高電為高電 平時，平時，7 7段顯示器的每一段都被點(diǎn)亮段顯示器的每一段都被點(diǎn)亮 滅零滅零 譯碼器的譯碼器的BCDBCD輸入為零代碼，且輸入為零代碼，且 為為 低電平，那么譯碼器的所有段輸出都是低電平，那么譯碼器的所有段輸出都是 無效狀態(tài)，即顯示器熄滅，并在無效狀態(tài)，即顯示器熄滅，并在 產(chǎn)生一個低電平產(chǎn)生一個低電平 LTRBOBI / RBI RBO 51 6.6 6.6 編碼器編碼器 52 編碼器基本上是譯

16、碼器功能的反操作編碼器基本上是譯碼器功能的反操作 編碼器接受若干輸入中的一個有效電平，編碼器接受若干輸入中的一個有效電平， 每個輸入表示一個數(shù)每個輸入表示一個數(shù)( (例如十進(jìn)制數(shù)、例如十進(jìn)制數(shù)、 八進(jìn)制數(shù)八進(jìn)制數(shù)) )，并且把這個數(shù)轉(zhuǎn)換為代碼，并且把這個數(shù)轉(zhuǎn)換為代碼 輸出輸出( (如如BCDBCD碼碼) ) 編碼器可以設(shè)計用來對各種不同的符號編碼器可以設(shè)計用來對各種不同的符號 和字母的字符進(jìn)行編碼和字母的字符進(jìn)行編碼 6.6 6.6 編碼器編碼器 53 十進(jìn)制十進(jìn)制-BCD-BCD編碼器有編碼器有1010個輸入端，每個個輸入端，每個 十進(jìn)制數(shù)對應(yīng)一個輸入端十進(jìn)制數(shù)對應(yīng)一個輸入端 4 4個輸出端

17、對應(yīng)個輸出端對應(yīng)BCDBCD代碼代碼 6.6 6.6 編碼器編碼器 54 十進(jìn)制十進(jìn)制-BCD-BCD編碼器的邏輯符號編碼器的邏輯符號 6.6 6.6 編碼器編碼器 55 邏輯函數(shù)推導(dǎo)邏輯函數(shù)推導(dǎo) 97531 7632 7654 98 0 1 2 3 A A A A 6.6 6.6 編碼器編碼器 56 十進(jìn)制十進(jìn)制-BCD-BCD編碼器的邏輯圖編碼器的邏輯圖 6.6 6.6 編碼器編碼器 57 優(yōu)先編碼器優(yōu)先編碼器 編碼器將按照最高位十進(jìn)制數(shù)的有效輸編碼器將按照最高位十進(jìn)制數(shù)的有效輸 入產(chǎn)生編碼輸出，而不考慮任何其他低入產(chǎn)生編碼輸出，而不考慮任何其他低 位的有效輸入位的有效輸入 例如，在十進(jìn)制

18、例如，在十進(jìn)制-BCD-BCD優(yōu)先編碼器中，如優(yōu)先編碼器中，如 果果6 6和和3 3都為有效輸入，都為有效輸入，BCDBCD輸出為輸出為01100110 ( (表示十進(jìn)制數(shù)表示十進(jìn)制數(shù)6)6) 6.6 6.6 編碼器編碼器 58 74HC14774HC147十進(jìn)制十進(jìn)制-BCD-BCD優(yōu)先編碼器優(yōu)先編碼器 6.6 6.6 編碼器編碼器 59 74LS148 874LS148 8線線-3-3線優(yōu)先編碼器線優(yōu)先編碼器 6.6 6.6 編碼器編碼器 60 為了使芯片工作，為了使芯片工作，EIEI必必 須為低電平須為低電平 當(dāng)當(dāng)EIEI為低電平且所有輸為低電平且所有輸 入都為無效時，入都為無效時，EO

19、EO為低為低 電平電平 當(dāng)當(dāng)EIEI為低電平且任何一為低電平且任何一 個輸入為有效輸入時，個輸入為有效輸入時， GSGS為低電平為低電平 6.6 6.6 編碼器編碼器 61 例例6.11 74SL1486.11 74SL148擴(kuò)展成擴(kuò)展成16-416-4線編碼器線編碼器 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 62 從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)膹囊唤M數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)?電路電路 多路復(fù)用器有多路復(fù)用器有幾條輸入線幾條輸入線、一條單一的一條單一的 輸出線輸出線和和數(shù)據(jù)選擇輸入線數(shù)據(jù)選擇輸入線 多路復(fù)用器類似一個多頭開關(guān)，選擇哪多路復(fù)用器類似一個多頭開

20、關(guān)，選擇哪 一路信號由相應(yīng)的一組控制信號控制一路信號由相應(yīng)的一組控制信號控制 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 63 邏輯符號邏輯符號 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 64 數(shù)據(jù)選擇數(shù)據(jù)選擇 數(shù)據(jù)選擇輸入數(shù)據(jù)選擇輸入選中的輸入選中的輸入 S1 1S0 0( (數(shù)據(jù)輸出數(shù)據(jù)輸出Y) ) 0 00 0D0 0 0 01 1D1 1 1 10 0D2 2 1 11 1D3 3 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 65 數(shù)據(jù)輸入和選擇輸入的輸出邏輯表達(dá)式數(shù)據(jù)輸入和選擇輸入的輸出邏輯表達(dá)式 僅當(dāng)僅

21、當(dāng)S1S0=00時，數(shù)據(jù)輸出和時，數(shù)據(jù)輸出和D0相等：相等： 僅當(dāng)僅當(dāng)S1S0=01時，數(shù)據(jù)輸出和時，數(shù)據(jù)輸出和D1相等：相等： 僅當(dāng)僅當(dāng)S1S0=10時，數(shù)據(jù)輸出和時，數(shù)據(jù)輸出和D2相等：相等： 僅當(dāng)僅當(dāng)S1S0=11時，數(shù)據(jù)輸出和時，數(shù)據(jù)輸出和D3相等：相等： 數(shù)據(jù)輸入的總的表達(dá)式：數(shù)據(jù)輸入的總的表達(dá)式： 010 SSDY 011 SSDY 012 SSDY 013 SSDY 013012011010 SSDSSDSSDSSDY 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 66 邏輯圖邏輯圖 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 6

22、7 例例 6.14 (pp 190)6.14 (pp 190) 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 68 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 69 例例 6.15 6.15 用用74LS15174LS151實(shí)現(xiàn)實(shí)現(xiàn)1616選選1 1多路復(fù)用器多路復(fù)用器 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 70 例例 6.16 6.16 利用利用74LS15174LS151實(shí)現(xiàn)如表所示邏輯函數(shù)實(shí)現(xiàn)如表所示邏輯函數(shù) 輸入輸入輸出輸出 A2A1A0Y 0000 0011 0100 0111 1000 1011 11

23、01 1110 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 71 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 72 例例 6.17 6.17 用一個用一個74LS15174LS151實(shí)現(xiàn)如表所示邏輯函數(shù)實(shí)現(xiàn)如表所示邏輯函數(shù) 十進(jìn)制數(shù)十進(jìn)制數(shù) 輸入輸入輸出輸出 A3A2A1A0Y 000000 100011 200101 300110 401000 501011 601101 701111 810001 910010 1010101 1110110 1211001 1311011 1411100 1511111 數(shù)據(jù)輸入數(shù)據(jù)輸入 0 1 2 3 4 5 6 7 數(shù)據(jù)選擇輸入數(shù)據(jù)選擇輸入 6.8 6.8 多路復(fù)用器多路復(fù)用器( (數(shù)據(jù)選擇器數(shù)據(jù)選擇器) ) 73 74 十進(jìn)制數(shù)十進(jìn)制數(shù) 輸入輸入輸出輸出 A3A2A1A0Y 000000 100011 200101 300110 401000 50