嵌入式系統(tǒng)硬件組成講述

1、 嵌入式系統(tǒng)嵌入式系統(tǒng) 第第2 2課課 嵌入式系統(tǒng)硬件組成嵌入式系統(tǒng)硬件組成 回顧回顧 本課程教學(xué)要求本課程教學(xué)要求 嵌入式系統(tǒng)應(yīng)用領(lǐng)域嵌入式系統(tǒng)應(yīng)用領(lǐng)域 嵌入式系統(tǒng)概念嵌入式系統(tǒng)概念 嵌入式系統(tǒng)發(fā)展歷程嵌入式系統(tǒng)發(fā)展歷程 嵌入式系統(tǒng)構(gòu)成要素嵌入式系統(tǒng)構(gòu)成要素 1.1.嵌入式系統(tǒng)的定義與特點？嵌入式系統(tǒng)的定義與特點？ 2.2.單片機、嵌入式系統(tǒng)、通用計算機系統(tǒng)三單片機、嵌入式系統(tǒng)、通用計算機系統(tǒng)三 者之間的關(guān)系如何？者之間的關(guān)系如何？ 3. 嵌入式系統(tǒng)的一般組成結(jié)構(gòu)有哪些？嵌入式系統(tǒng)的一般組成結(jié)構(gòu)有哪些？ l嵌入式系統(tǒng)：“嵌入到對象體系中的專用計算機系統(tǒng)” “嵌入性”-必須滿足對象系統(tǒng)的環(huán)境要

2、求 “專用性”-軟、硬件的裁剪性；滿足對象要求的最小 軟、硬件配置等。 “計算機系統(tǒng)”-是能滿足對象系統(tǒng)控制要求的計算機 系統(tǒng)，必須配置有與對象系統(tǒng)相適應(yīng)的接口電路。 回顧回顧 1.1.嵌入式系統(tǒng)的定義與特點？嵌入式系統(tǒng)的定義與特點？ 2.2.單片機、嵌入式系統(tǒng)、通用計算機系統(tǒng)三單片機、嵌入式系統(tǒng)、通用計算機系統(tǒng)三 者之間的關(guān)系如何？者之間的關(guān)系如何？ 3. 嵌入式系統(tǒng)的一般組成結(jié)構(gòu)有哪些？嵌入式系統(tǒng)的一般組成結(jié)構(gòu)有哪些？ l通用計算機系統(tǒng)需要支持大量的、需求多樣的應(yīng)用程 序，技術(shù)要求是高速、海量的數(shù)值計算；技術(shù)發(fā)展方向 是總線速度的無限提升，存儲容量的無限擴大。 l嵌入式計算機系統(tǒng)的技術(shù)要求

3、則是對象的智能化控制 能力；技術(shù)發(fā)展方向是與對象系統(tǒng)密切相關(guān)的嵌入性能、 控制能力與控制的可靠性。 l單片機可以理解成嵌入式系統(tǒng)的低端應(yīng)用 回顧回顧 1.1.嵌入式系統(tǒng)的定義與特點？嵌入式系統(tǒng)的定義與特點？ 2.2.單片機、嵌入式系統(tǒng)、通用計算機系統(tǒng)三單片機、嵌入式系統(tǒng)、通用計算機系統(tǒng)三 者之間的關(guān)系如何？者之間的關(guān)系如何？ 3. 嵌入式系統(tǒng)的一般組成結(jié)構(gòu)有哪些？嵌入式系統(tǒng)的一般組成結(jié)構(gòu)有哪些？ l嵌入式系統(tǒng)一般由嵌入式處理器、外圍硬件設(shè)備、嵌 入式操作系統(tǒng)（可選），以及用戶的應(yīng)用軟件系統(tǒng)等四 個部分組成。 回顧回顧 課前提問課前提問 1.1.嵌入式系統(tǒng)和一般的計算機系統(tǒng)在硬件組嵌入式系統(tǒng)和一

4、般的計算機系統(tǒng)在硬件組 成結(jié)構(gòu)上有哪些異同之處？成結(jié)構(gòu)上有哪些異同之處？ 2. 什么是嵌入式最小系統(tǒng)？一般常見的最小什么是嵌入式最小系統(tǒng)？一般常見的最小 系統(tǒng)由哪些部分組成？系統(tǒng)由哪些部分組成？ 3. 嵌入式系統(tǒng)常見的擴展部件有哪些？嵌入式系統(tǒng)常見的擴展部件有哪些？ 提綱提綱 嵌入式系統(tǒng)組成原理嵌入式系統(tǒng)組成原理 嵌入式最小系統(tǒng)嵌入式最小系統(tǒng) 嵌入式系統(tǒng)擴展嵌入式系統(tǒng)擴展 2.1 嵌入式系統(tǒng)組成原理 p計算機系統(tǒng)的一般運行原理 p嵌入式系統(tǒng)與通用計算機硬件組成的異同 p嵌入式系統(tǒng)硬件結(jié)構(gòu) 2.1.1 計算機系統(tǒng)的一般運行原理 2.1.1 計算機系統(tǒng)的一般運行原理 控制器的功能是控制處 理器，如

5、取指令、譯碼、 執(zhí)行指令、讀寫內(nèi)存等； 運算器主要是在處理器 的內(nèi)部完成運算（算術(shù) 運算、位運算）操作， 一般只和寄存器打交道； 寄存器為處理器提供內(nèi) 部的臨時存儲空間，它 是處理器和內(nèi)存的媒介。 2.1.1 計算機系統(tǒng)的一般運行原理 CPU對內(nèi)存的兩 種基本操作： 取指令 讀寫內(nèi)存 2.1.1 計算機系統(tǒng)的一般運行原理 指令和數(shù)據(jù)的概念，只有處理器才會指令和數(shù)據(jù)的概念，只有處理器才會 去做區(qū)分。對于內(nèi)存而言，并不會區(qū)去做區(qū)分。對于內(nèi)存而言，并不會區(qū) 分指令還是數(shù)據(jù)，只是在相應(yīng)的位置分指令還是數(shù)據(jù)，只是在相應(yīng)的位置 （也就是內(nèi)存的地址）放入的二進制（也就是內(nèi)存的地址）放入的二進制 的代碼。的代

6、碼。 2.1.1 計算機系統(tǒng)的一般運行原理 程序計數(shù)器在系統(tǒng)復(fù)位后， 指向的內(nèi)容是內(nèi)存的某一個 點區(qū)域，處理器從該處的內(nèi) 存依次取出指令，然后譯碼、 執(zhí)行。處理器在執(zhí)行完一條 指令之后，將自動將程序計 數(shù)器寄存器的內(nèi)容增加一個 單位，然后根據(jù)其地址自動 執(zhí)行下一條指令。 指令操作一般包括： 讀寫內(nèi)存（處理器操 作內(nèi)存） 處理寄存器中的數(shù)據(jù) （處理器不操作內(nèi)存） 跳轉(zhuǎn)到某個位置執(zhí)行 指令（給PC賦值） 上述操作的組合 2.1.1 計算機系統(tǒng)的一般運行原理 處理器將所有的內(nèi)存映 射到自己的地址空間中。 對于實際內(nèi)存（RAM和 ROM等）的映射比較簡 單，即為根據(jù)地址總線 和片選信號為一定大小 的內(nèi)

7、存分配一個固定的 地址區(qū)域，在操作的時 候使用區(qū)域地址區(qū)域地址+內(nèi)存內(nèi)內(nèi)存內(nèi) 部地址部地址來操作內(nèi)存的每 一個位置。 馮諾依曼體系內(nèi)存結(jié)構(gòu)模型 指令寄存器指令寄存器 控制器控制器 數(shù)據(jù)通道數(shù)據(jù)通道 輸入輸入 輸出輸出 中央處理器中央處理器 存儲器存儲器 程序程序 指令指令0 指令指令1 指令指令2 指令指令3 指令指令4 數(shù)據(jù)數(shù)據(jù) 數(shù)據(jù)數(shù)據(jù)0 數(shù)據(jù)數(shù)據(jù)1 數(shù)據(jù)數(shù)據(jù)2 哈佛體系內(nèi)存結(jié)構(gòu)模型 指令寄存器指令寄存器 控制器控制器 數(shù)據(jù)通道數(shù)據(jù)通道 輸入輸入 輸出輸出 中央處理器中央處理器 程序存儲器程序存儲器 指令指令0 指令指令1 指令指令2 數(shù)據(jù)存儲器數(shù)據(jù)存儲器 數(shù)據(jù)數(shù)據(jù)0 數(shù)據(jù)數(shù)據(jù)1 數(shù)據(jù)數(shù)據(jù)

8、2 地址地址 指令指令 地址地址 數(shù)據(jù)數(shù)據(jù) 各種體系結(jié)構(gòu)處理器的差別 處理器每次執(zhí)行的指令的長度（1、2、4或者8字節(jié)）； 處理器指令可以完成的功能； 處理器執(zhí)行一條指令所占用的時間單位； 指令系統(tǒng)是RISC還是CISC； 處理器可訪問的地址空間大??； 處理器IO端口使用單獨的空間，還是使用內(nèi)存的地址空 間（x86處理器一般為前者）； 處理器是否具有流水線等。 小結(jié) 計算機系統(tǒng)由處理器處理器、內(nèi)存內(nèi)存、總線總線等主要部件組成。 處理器對內(nèi)存的基本操作包括讀取指令讀取指令和讀寫數(shù)據(jù)讀寫數(shù)據(jù)。 指令操作的基本操作包括讀寫內(nèi)存讀寫內(nèi)存，處理寄存器處理寄存器中的 數(shù)據(jù)，跳轉(zhuǎn)跳轉(zhuǎn)到某個位置執(zhí)行指令。 處

9、理器所能訪問的地址空間包括：只讀存儲器、隨機 存儲器、IO端口、處理器特殊功能寄存器的地址映射。 2.1.2 嵌入式系統(tǒng)與通用計算機 硬件組成的異同 嵌入式系統(tǒng)本質(zhì)上是計算機系統(tǒng)，但是具有 以下的特點： 集成度高 非標準化 接口非常復(fù)雜 嵌入式系統(tǒng)的非標準化使得嵌入式的硬 件工程師有了更大的發(fā)揮空間，同時也 要求嵌入式工程師需要擁有較高的專業(yè) 素質(zhì)。 2.1.2 嵌入式系統(tǒng)與通用計算機 硬件組成的異同 嵌入式系統(tǒng)本質(zhì)上是計算機系統(tǒng)，但是具有 以下的特點： 集成度高 非標準化 接口非常復(fù)雜 有多種接口選擇：I2C、SPI、藍牙、 紅外、CAN總線等等。 嵌入式系統(tǒng)的設(shè)計者只有具備了廣 泛的知識，

10、才能選擇出最合適的硬件， 設(shè)計出性價比最高的系統(tǒng)。 2.1.3 嵌入式系統(tǒng)的硬件結(jié)構(gòu) 桌面計算機系統(tǒng)中，CPU具有總線功能，但不包括其他的 設(shè)備，一些構(gòu)建系統(tǒng)基本的部件由主板的芯片組提供。 一些外部的設(shè)備（如串口、定時器、中斷控制器）可能 做在南橋中，而內(nèi)存控制器、顯示接口（AGP）常由北 橋完成。 嵌入式系統(tǒng)中處理器的集成度大都很高集成度大都很高。一些基本的設(shè) 備如通用可編程輸入輸出端口（GPIO）、定時器、中斷 控制器，通常都集成在處理器當(dāng)中。一些嵌入式處理器 甚至包含內(nèi)存，只需要在外部擴展簡單的電路，就可以 組成系統(tǒng)。 在嵌入式系統(tǒng)中，對于處理器沒有集成、但 是系統(tǒng)需要的部件，也可以通過

11、外部擴展的方式實 現(xiàn)。但是本著嵌入式系統(tǒng)設(shè)計中性價比最高的原則， 應(yīng)該首先選擇最適用（即內(nèi)部功能模塊最滿足應(yīng)用 需求）的處理器，而不是確定了一個控制器之后再 進行擴展。 2.1.3 嵌入式系統(tǒng)的硬件結(jié)構(gòu) 嵌入式系統(tǒng)硬件結(jié)構(gòu)的特點：以嵌入式處理器 為核心，集成度高。 嵌入式系統(tǒng)的組成結(jié)構(gòu)：處理器（內(nèi)核+片內(nèi) 外設(shè)）+內(nèi)存+外圍硬件+輔助設(shè)備。 2.1.3 嵌入式系統(tǒng)的硬件結(jié)構(gòu) 帶有總線擴展的嵌入式處理器的系統(tǒng) 構(gòu)建方式比較靈活！ 2.1.3 嵌入式系統(tǒng)的硬件結(jié)構(gòu) 無總線擴展的嵌入式處理器的系統(tǒng) 適用于集成度要求比較高的應(yīng)用！ 嵌入式系統(tǒng)硬件結(jié)構(gòu)的多樣性和復(fù)雜性，也決定了嵌 入式系統(tǒng)的工程師比通用

12、計算機的工程師要更多地關(guān)更多地關(guān) 注硬件的設(shè)計注硬件的設(shè)計。 小結(jié) 嵌入式系統(tǒng)和一般的計算機系統(tǒng)類似，也是由CPU、 內(nèi)存、IO端口、總線等幾個部分組成。 在嵌入式系統(tǒng)中，一些基本的設(shè)備（如GPIO 、定時器、 中斷控制器）一般都是集成在處理器之中的。 嵌入式的處理器帶有外部總線的時候，可以在總線上 擴展內(nèi)存（如SRAM、FLASH等），還可以擴展類似 內(nèi)存的部件（可以映射到內(nèi)存空間），如網(wǎng)絡(luò)芯片、U SB芯片、A/D、D/A等。 提綱提綱 嵌入式系統(tǒng)組成原理嵌入式系統(tǒng)組成原理 嵌入式最小系統(tǒng)嵌入式最小系統(tǒng) 嵌入式系統(tǒng)擴展嵌入式系統(tǒng)擴展 2.2 嵌入式最小系統(tǒng) p嵌入式最小系統(tǒng)的作用 p嵌入式

13、最小系統(tǒng)的組成 pJTAG接口在最小系統(tǒng)中的應(yīng)用 p實際的嵌入式最小系統(tǒng) 2.2.1 嵌入式最小系統(tǒng)的作用 嵌入式系統(tǒng)的最小系統(tǒng)指基于某處理器為核心，可以 運轉(zhuǎn)起來的最簡單的硬件設(shè)計（即處理器能夠運行的處理器能夠運行的 最基本系統(tǒng)最基本系統(tǒng)）。 最小系統(tǒng)是構(gòu)建嵌入式系統(tǒng)的的第一步，保證嵌入式 處理器可以運作。然后才可以逐步增加系統(tǒng)的功能， 如：外圍硬件擴展、軟件及程序設(shè)計、操作系統(tǒng)移植、 增加各種接口等，最終形成符合需求的完整系統(tǒng)。 2.2.2 嵌入式最小系統(tǒng)的組成 在嵌入式系統(tǒng)中，最簡單的系統(tǒng)包括以下單元： 處理器 對于任何一個計算機系統(tǒng)，處理器 都是整個系統(tǒng)的核心，整個系統(tǒng)式 靠處理器的指

14、令工作起來的。 2.2.2 嵌入式最小系統(tǒng)的組成 在嵌入式系統(tǒng)中，最簡單的系統(tǒng)包括以下單元： 處理器 內(nèi)存 一個嵌入式處理器的運行，其指令 必須放入一定的存儲空間內(nèi)，運行 的時候也需要空間來存儲臨時的數(shù) 據(jù)，因此內(nèi)存也是必不可少的。 2.2.2 嵌入式最小系統(tǒng)的組成 在嵌入式系統(tǒng)中，最簡單的系統(tǒng)包括以下單元： 處理器 內(nèi)存 時鐘 處理器的運行時需要時鐘周期的，一般來 說處理器在一個或者幾個周期內(nèi)執(zhí)行一條 指令。時鐘單元的核心是晶振，它可以提 供一定頻率，處理器使用該頻率的時候可 能還需要進行倍頻處理。 2.2.2 嵌入式最小系統(tǒng)的組成 在嵌入式系統(tǒng)中，最簡單的系統(tǒng)包括以下單元： 處理器 內(nèi)存

15、時鐘 電源和復(fù)位 電源是為處理器提供能源的部件，在嵌 入式系統(tǒng)中一般使用直流電源； 復(fù)位電路連接處理器的引腳，實現(xiàn)通過 外部電平讓處理器復(fù)位的目的。 如何將指令代碼放入到內(nèi)存中？ 傳統(tǒng)最小系統(tǒng)構(gòu)建方式 傳統(tǒng)最小系統(tǒng)構(gòu)建方式 如果要更改程序，需將上述整個過程重復(fù)一遍。尤其連接存 儲器和處理器的過程非常復(fù)雜，可能需要重做整個系統(tǒng)！ 2.2.3 JTAG接口在最小系統(tǒng)中的應(yīng)用 調(diào)試與測試接口原不是系統(tǒng)運行必須的，但現(xiàn)代系統(tǒng) 設(shè)計越來越強調(diào)可測性，調(diào)試、測試接口的設(shè)計也越 來越受到重視。 目前高級的嵌入式處理器中，內(nèi)置有JTAG調(diào)試接口調(diào)試接口， 即聯(lián)合測試行動小組（Joint Test Action

16、 Group）接口， 可以控制芯片的運行控制芯片的運行并獲取內(nèi)部信息獲取內(nèi)部信息，為下載和調(diào)試 程序提供了很大的方便。 對于具有JTAG接口的處理器，可以將其與主機(PC)連 接起來，通過JTAG將主機中的程序載入載入到嵌入式系統(tǒng) 的內(nèi)存中。 2.2.3 JTAG接口在最小系統(tǒng)中的應(yīng)用 使用JTAG的最小系統(tǒng)構(gòu)建方式 使用JTAG的時候可以將 程序直接載入到目標機的 RAM中，然后直接運行。 因此ROM/FLASH在最小 系統(tǒng)中已不是必須的了。 小結(jié) 在嵌入式系統(tǒng)的開發(fā)中，最小系統(tǒng)最小系統(tǒng)起著至關(guān)重要的作用。 構(gòu)建一個嵌入式系統(tǒng)，首先要讓系統(tǒng)的核心嵌入式 處理器運作起來，然后再逐步增加系統(tǒng)的功

17、能，最終形 成符合需求的完整系統(tǒng)。 嵌入式最小系統(tǒng)的組成，包括處理器、內(nèi)存、時鐘、電 源和復(fù)位。為了能夠支持程序的下載和調(diào)試，一般還需 要在最小系統(tǒng)中添加對JTAG接口的支持。 嵌入式最小系統(tǒng)框圖 嵌入式控制器 時鐘系統(tǒng)調(diào)試測試接口 復(fù)位及其 配置系統(tǒng) 存儲器系統(tǒng) 供電系統(tǒng) (電源) 可選，因為許多面向嵌入 式領(lǐng)域的微控制器內(nèi)部集 成了程序和數(shù)據(jù)存儲器 可選，但是在樣 品階段通常都會 設(shè)計這部分電路 2.2.4 實際的嵌入式最小系統(tǒng) 我們的實驗平臺：EasyARM2103開發(fā)板 1.處理器 LPC2103微控制器基于ARM7TDMI-S CPU內(nèi)核。支持 ARM和Thumb指令集，芯片內(nèi)集成豐

18、富外設(shè)，而且具 有非常低的功率消耗。使該系列微控制器特別適用于 工業(yè)控制、醫(yī)療系統(tǒng)、訪問控制和POS機等場合。 ARM7TDMI-S 支持高密度支持高密度16位的位的Thumb指令集；指令集； 支持片上調(diào)試；支持片上調(diào)試； 支持支持64位乘法；位乘法； 支持支持EmbededICE觀察硬件；觀察硬件； ARM7TDMI 的可綜合（的可綜合（synthesizable）版本（軟核），）版本（軟核）， 對應(yīng)用工程師來說編程模型與對應(yīng)用工程師來說編程模型與ARM7TDMI 一致；一致； 1.處理器 2103 PACK板：與EasyARM2103底板配套應(yīng)用，含有 核心控制芯片LPC2103及其必要外

19、圍電路的PACK板。 2.內(nèi)存（片內(nèi)資源） 1MB 512KB 64 KB 32 KB 256KB 128KB 64KB 32KB 16 KB 8 KB 片內(nèi)片內(nèi)SRAM 0KB 4 KB 2 KB 16KB 8KB LPC2136 LPC2146 LPC2103 LPC2131 LPC2141 LPC2101 LPC2102 LPC2105 LPC2106LPC2888 片內(nèi)片內(nèi)Flash LPC2101 LPC2102 LPC2103 LPC2131 LPC2141 LPC2210 LPC2290 LPC2124 LPC2194 LPC2129 LPC2212 LPC2136 LPC214

20、6 LPC2220 LPC2880 LPC2138 LPC2148 LPC2106LPC2888 LPC2294 LPC2292 LPC2214 LPC2378 LPC2368 LPC2366 LPC2387 LPC2478 LPC2468 LPC2458 LPC2470 LPC2460 LPC2134 LPC2144 LPC2114 LPC2119 LPC2104 LPC2132 LPC2142 系統(tǒng)存儲器地址映射 3.電源 嵌入式控制器 時鐘系統(tǒng)調(diào)試測試接口 復(fù)位及其 配置系統(tǒng) 存儲器系統(tǒng) 供電系統(tǒng) (電源) 供電系統(tǒng) (電源) 電源系統(tǒng)為整個系統(tǒng)提供能量，是整個系統(tǒng)工作的 基礎(chǔ)，具有極其

21、重要的地位，但卻往往被忽略。如果電 源系統(tǒng)處理得好，整個系統(tǒng)的故障往往減少了一大半。 3.電源 嵌入式控制器 時鐘系統(tǒng)調(diào)試測試接口 復(fù)位及其 配置系統(tǒng) 存儲器系統(tǒng) 供電系統(tǒng) (電源) 供電系統(tǒng) (電源) 設(shè)計電源時要考慮的因素： 1.輸出的電壓、電流、功率； 2.輸入的電壓、電流； 3.安全因素； 4.輸出紋波； 5.電池兼容和電磁干擾； 6.體積限制； 7.功耗限制； 8.成本限制。 3.電源 1.分析需求 LPC2100、LPC2200需要4組電源輸入：數(shù)字3.3V、 數(shù)字1.8V、模擬3.3V和模擬1.8V。因此，理想情況下電 源系統(tǒng)需要提供4組獨立的電源：兩組3.3V電源和兩組 1.8

22、V電源，它們需要單點接地或大面積接地。如果系統(tǒng) 的其它部分還有其它電源需求，則還需要更多的末級電 源。但如果不使用LPC2000的AD功能，或?qū)D的要求 不高，模擬電源和數(shù)字電源可以不分開供電。這里假設(shè) 不使用LPC2000的AD功能，且其它部分對電源沒有特殊 要求。這樣，末級只需要提供兩組電源。 3.電源 2.設(shè)計末級電源電路 LPC2000系列微控制器1.8V消耗電流的極限值為 70mA。為了保證可靠性并為以后升級留下余量，則電 源系統(tǒng)1.8V能夠提供的電流應(yīng)當(dāng)大于300mA。 整個系統(tǒng)在3.3V上消耗的電流與外部條件有很大的 關(guān)系，這里假設(shè)電流不超過200mA，這樣，電源系統(tǒng) 3.3V

23、能夠提供600mA電流即可。 分析得到以下參數(shù)： 3.3V電源設(shè)計最大電流：600mA； 1.8V電源設(shè)計最大電流：300mA。 3.電源 2.設(shè)計末級電源電路 在了解功率消耗之后，需要選擇合適的器件。 因為系統(tǒng)對這兩組電壓的要求比較高，且其功耗不 是很大，所以不適合用開關(guān)電源，應(yīng)當(dāng)用低壓差模擬電 源（LDO）。合乎技術(shù)參數(shù)的LDO芯片很多，Sipex 半 導(dǎo)體SPX1117是一個較好的選擇，它的性價比較好，且 有一些產(chǎn)品可以與它直接替換，減少采購風(fēng)險。 3.電源 SPX1117主要特點： 0.8A穩(wěn)定輸出電流； 1A穩(wěn)定峰值電流； 3V可調(diào)節(jié)； 低靜態(tài)電流； 0.1%線形調(diào)整率； 0.2%負

24、載調(diào)整率； 過流及溫度保護； 多種封裝供選擇。 Vin 1 GND 2 Vout 3 U12 SPX1117M3-3.3 C33 104 C6 10uF/16V +5VVDD3.3 Vin 1 GND 2 Vout 3 U11 SPX1117M3-1.8 C44 104 C7 10uF/16V +5VVDD1.8 3.電源 3.設(shè)計前級電源電路 盡管SPX1117允許的輸入電壓可達20V（參考芯片 數(shù)據(jù)手冊），但太高的電壓使芯片的發(fā)熱量上升，散熱 系統(tǒng)不好設(shè)計，同時影響芯片的性能。這樣，就需要前 級電路調(diào)整一下。如果系統(tǒng)可能使用多種電源（如交流 電和電池），各種電源的電壓輸出不一樣，就更需要前

25、 級調(diào)整以適應(yīng)末級的輸入。通過之前的分析，前級的輸 出選擇為5V。選擇5V作為前級的輸出有兩個原因： 這個電壓滿足SPX1117的要求； 目前很多器件還是需要5V供電的，這個5V可以兼 做前級和末級了。 3.電源 3.設(shè)計前級電源電路 根據(jù)系統(tǒng)在5V上消耗的電流和體積、成本等方面的 考慮，前級電路可以使用開關(guān)電源，也可以使用模擬電 源。 它們的特別如下： 開關(guān)電源：效率較高，可以減少發(fā)熱量，因而在功率較大時 可以減小電源模塊的體積； 模擬電源：電路簡單，輸出電壓紋波較小，并且干擾較開關(guān) 電源小得多。 3.電源 Vin 1 GND 2 Vout 3 U11 SPX1117M3-1.8 C2 10

26、4 C3 220uF/35V +5V C4 104 C1 220uF/35V 1 2 3 CZ1 POWER(9V) C3 220uF/35V L1 330uH/1A 1 4 2 3 5 VIN GND /ON OFF FEEDBACK OUTPUT U4 LM2575 D2 1N5819 D1 1N5819 C1 470uF/35V C2 104 C4 104 1 2 3 CZ1 POWER(9V) D1 1N5819 +5V 模擬電源 開關(guān)電源 3.電源 防反接保護 3.電源 4.時鐘 嵌入式控制器 時鐘系統(tǒng)調(diào)試測試接口 復(fù)位及其 配置系統(tǒng) 存儲器系統(tǒng) 供電系統(tǒng) (電源) 時鐘系統(tǒng) 4.時

27、鐘 目前所有的微控制器均為時序電路，需要一個時鐘 信號才能工作，大多數(shù)微控制器具有晶體振蕩器。簡單 的方法是利用微控制器內(nèi)部的晶體振蕩器，但有些場合 （如減少功耗、需要嚴格同步等情況）需要使用外部振 蕩源提供時鐘信號。 目前所有的微控制器均為時序電路，需要一個時鐘 信號才能工作，大多數(shù)微控制器具有晶體振蕩器。簡單 的方法是利用微控制器內(nèi)部的晶體振蕩器，但有些場合 （如減少功耗、需要嚴格同步等情況）需要使用外部振 蕩源提供時鐘信號。 LPC2000 X1X2 CC Xtal LPC2000 X1X2 C Clock 使用內(nèi)部振蕩器使用外部時鐘源 可以使用穩(wěn)定的 時鐘信號源，如 有源晶振等。 4.

28、時鐘 4.時鐘 5.調(diào)試與測試接口（JTAG） 5.調(diào)試與測試接口（JTAG） 嵌入式控制器 時鐘系統(tǒng)調(diào)試測試接口 復(fù)位及其 配置系統(tǒng) 存儲器系統(tǒng) 供電系統(tǒng) (電源) 調(diào)試與測試接口不是系統(tǒng)運行必須的，但現(xiàn)代系統(tǒng) 越來越強調(diào)可測性，調(diào)試、測試接口的設(shè)計也要重視了。 LPC2000有一個內(nèi)置JTAG調(diào)試接口，通過這個接口可以 控制芯片的運行并獲取內(nèi)部信息。 調(diào)試測試接口 5.調(diào)試與測試接口（JTAG） 調(diào)試接口電路一 TRACEPKT3 TRACEPKT2 TRACEPKT0 TRST RTCK EXTIN0 TRACECLK PIPESTAT2 PIPESTAT1 PIPESTAT0 TRAC

29、ESYNC TCKRESET TDI TDO TRACEPKT1 TMS U1 1 23 U2A 74HC125 4 56 U2B 74HC125 VDD3.3 VDD3.3 TRSTRST R1 10K R2 10K nRST 12 34 56 78 910 1112 1314 1516 1718 1920 J2 TRST TDI TMS TCK RTCK TDO RST R4 4.7K JTAG VDD3.3 12 34 56 78 910 1112 1314 1516 1718 1920 2122 2324 2526 2728 2930 3132 3334 3536 3738 J18 E

30、TM TRST TDI TMS TCK RTCK TDO RST TRACECLK EXTIN0 PIPESTAT0 PIPESTAT1 PIPESTAT2 TRACESYNC TRACEPKT0 TRACEPKT1 TRACEPKT2 TRACEPKT3 R3 4.7K TRACEPKT0 TRACEPKT1 TRACEPKT2 TRACEPKT3 TRACESYNC PIPESTAT0 PIPESTAT1 PIPESTAT2 TRACECLK EXTIN0 ETM LPC2200 在該電路中，復(fù)位電路與前面介紹電路有所不同。它在復(fù)位信 號和CPU之間插入了三態(tài)門74HC125。使用三態(tài)門主

31、要是為了復(fù)位 芯片和JTAG（ETM）仿真器都可以復(fù)位芯片。如果沒有74HC125， 當(dāng)復(fù)位芯片輸出高電平時，JTAG（ETM）仿真器就不可能把它拉 低，這不但不能實現(xiàn)需要的功能，還可能損壞復(fù)位芯片或JTAG （ETM）仿真器。 5.調(diào)試與測試接口（JTAG） 因為這種電路JTAG（ETM）仿真器對LPC2000有完全的控制， 其仿真性能最好。不過，由于74HC125工作的電壓范圍低于復(fù)位芯 片的工作電壓范圍，所以此電路一般用于樣機。正式產(chǎn)品中可以不 需要這部分電路。 TRACEPKT3 TRACEPKT2 TRACEPKT0 TRST RTCK EXTIN0 TRACECLK PIPESTA

32、T2 PIPESTAT1 PIPESTAT0 TRACESYNC TCKRESET TDI TDO TRACEPKT1 TMS U1 1 23 U2A 74HC125 4 56 U2B 74HC125 VDD3.3 VDD3.3 TRSTRST R1 10K R2 10K nRST 12 34 56 78 910 1112 1314 1516 1718 1920 J2 TRST TDI TMS TCK RTCK TDO RST R4 4.7K JTAG VDD3.3 12 34 56 78 910 1112 1314 1516 1718 1920 2122 2324 2526 2728 293

33、0 3132 3334 3536 3738 J18 ETM TRST TDI TMS TCK RTCK TDO RST TRACECLK EXTIN0 PIPESTAT0 PIPESTAT1 PIPESTAT2 TRACESYNC TRACEPKT0 TRACEPKT1 TRACEPKT2 TRACEPKT3 R3 4.7K TRACEPKT0 TRACEPKT1 TRACEPKT2 TRACEPKT3 TRACESYNC PIPESTAT0 PIPESTAT1 PIPESTAT2 TRACECLK EXTIN0 ETM LPC2200 5.調(diào)試與測試接口（JTAG） 調(diào)試接口電路二 TRAC

34、EPKT3 TRACEPKT2 TRACEPKT0 TRST RTCK EXTIN0 TRACECLK PIPESTAT2 PIPESTAT1 PIPESTAT0 TRACESYNC TCKRESET TDI TDO TRACEPKT1 TMS U1 VDD3.3 nRST 12 34 56 78 910 1112 1314 1516 1718 1920 J2 TRST TDI TMS TCK RTCK TDO R2 4.7K JTAG VDD3.3 12 34 56 78 910 1112 1314 1516 1718 1920 2122 2324 2526 2728 2930 3132 3

35、334 3536 3738 J18 ETM TRST TDI TMS TCK RTCK TDO TRACECLK EXTIN0 PIPESTAT0 PIPESTAT1 PIPESTAT2 TRACESYNC TRACEPKT0 TRACEPKT1 TRACEPKT2 TRACEPKT3 R1 4.7K TRACEPKT0 TRACEPKT1 TRACEPKT2 TRACEPKT3 TRACESYNC PIPESTAT0 PIPESTAT1 PIPESTAT2 TRACECLK EXTIN0 ETM LPC2200 注：實際應(yīng)用中，通常使用這種接口電路。 5.調(diào)試與測試接口（JTAG） 5.調(diào)試

36、與測試接口（JTAG） 提綱提綱 嵌入式系統(tǒng)組成原理嵌入式系統(tǒng)組成原理 嵌入式最小系統(tǒng)嵌入式最小系統(tǒng) 嵌入式系統(tǒng)擴展嵌入式系統(tǒng)擴展 2.3 嵌入式系統(tǒng)擴展 p內(nèi)存類芯片 （SRAM、SDRAM、NOR FLASH、NAND FLASH） p通信類芯片 （網(wǎng)絡(luò)、USB、UART接口、CAN總線、I2C接口） p其他類芯片 （A/D、D/A、傳感器、LCD） 2.3.1 內(nèi)存類芯片 芯片種類芯片種類讀寫方式讀寫方式擴展方式擴展方式功能和特點功能和特點價格價格 SRAM線性讀、寫地址數(shù)據(jù)總線運行代碼 可讀寫數(shù)據(jù) 速度很快 貴 NOR FLASH線性讀 寫需要根據(jù)時序 地址數(shù)據(jù)總線固化代碼和數(shù)據(jù) 運行

37、代碼 只讀數(shù)據(jù) 較貴 SDRAM線性讀、寫特殊內(nèi)存控制器 的支持 運行代碼 可讀寫數(shù)據(jù) 便宜 NAND FLASH根據(jù)時序讀寫GPIO或者普通總 線方式 可大規(guī)模讀寫數(shù)據(jù) 不能線性訪問 便宜 1. SRAM接口電路 SRAM為靜態(tài)RAM存儲器，具有極高的讀寫速度，在 嵌入式系統(tǒng)中常用來作變量/數(shù)據(jù)緩沖，或者將程序復(fù)制到 SRAM上運行，以提高系統(tǒng)的性能。 注意：SRAM屬于易失性存儲器，電源掉電后SRAM中的數(shù)據(jù)將會丟失。 容量：512K字節(jié)； 數(shù)據(jù)寬度：16位； 工作電壓：3.3V； SRAM接口電路 IS61LV25616 IS61LV25616 1. SRAM接口電路 A0 1 A1 2

38、 A2 3 A3 4 A4 5 CE 6 I/O0 7 I/O1 8 I/O2 9 I/O3 10 Vcc 11 Vss 12 I/O4 13 I/O5 14 I/O6 15 I/O7 16 WE 17 A5 18 A6 19 A7 20 A8 21 A9 22 A10 23 A11 24 A12 25 A13 26 A14 27 NC 28 I/O8 29 I/O9 30 I/O10 31 I/O11 32 Vcc 33 Vss 34 I/O12 35 I/O13 36 I/O14 37 I/O15 38 BLE 39 BHE 40 OE 41 A15 42 A16 43 A17 44 U2

39、 IS61LV25616AL D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 VDD3.3 C30 104 Address: 0 x80000000 - 0 x8007FFFF (Bank0時) A18 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13

40、D14 D15 P3.27/WE 29 P3.21/A21 44 P3.20/A20 45 P3.19/A19 46 P3.18/A18 47 P3.17/A17 48 P3.16/A16 53 P3.15/A15 55 P3.14/A14 56 P3.13/A13 62 P3.12/A12 63 P3.11/A11 64 P3.10/A10 65 P3.9/A9 66 P3.8/A8 71 P3.7/A7 72 P3.6/A6 73 P3.5/A5 74 P3.4/A4 80 P3.3/A3 81 P3.2/A2 87 P3.1/A1 88 P3.0/A0 89 P1.1/OE 90 P2.

41、0/D0 98 P2.1/D1 105 P2.2/D2 106 P2.3/D3 108 P2.4/D4 109 P2.5/D5 114 P2.6/D6 115 P2.7/D7 116 P2.8/D8 117 P2.9/D9 118 P2.10/D10 120 P2.11/D11 124 P2.12/D12 125 P2.13/D13 127 P2.14/D14 129 P2.15/D15 130 P3.23/A23/XCLK 40 P3.22/A22 41 P1.0/CS0 91 P3.31/BLS0 96 P3.30/BLS1 97 U1 LPC2200 2. SDRAM接口電路 DRAM概

42、述 動態(tài)隨機存儲器（DRAM）的內(nèi)存單元是由晶體管和電 容搭配組成的，需要定時刷新電容上的電荷。 SDRAM同步動態(tài)隨機存儲器（SDRAM）是DRAM中的 一種，利用突發(fā)模式工作。SDRAM價格便宜，外圍接口電 路復(fù)雜。LPC2400/2800支持SDRAM存儲器。 數(shù)據(jù)線 字選擇 FLASH接口 FLASH存儲器又稱閃存，是一種可在線多次擦除 的非易失性存儲器，即，掉電后數(shù)據(jù)不會丟失。FLASH 存儲器還具有體積小、功耗低、抗振性強等優(yōu)點，是嵌 入式系統(tǒng)的首選存儲設(shè)備。FLASH存儲器主要分為兩種： NOR型FLASH NAND型FLASH 類型特點芯片舉例 NOR型 可以直接讀取芯片內(nèi)存儲

43、器的數(shù)據(jù)，速度 比較快，但價格較高。應(yīng)用程序可以直接 在FLASH上運行，不必再把代碼讀到系統(tǒng) RAM中。 SST39VF160 NAND型 內(nèi)部數(shù)據(jù)以塊為單位進行存儲，地址線和 數(shù)據(jù)線共用，使用控制信號選擇。極高的 單元密度，可以達到高存儲密度，并且寫 入和擦除的速度也很快。應(yīng)用NAND型的困 難在于FLASH的管理和需要特殊的系統(tǒng)接 口。 K9F2808U0C NOR型和NAND型FLASH特點 NOR Flash接口電路 SST39VF160 存儲容量：2M字節(jié) A15 A14 A13 A12 A11 A10 A9 A8 A19 NC WE# NC NC NC NC A18 A17 A7

44、 A6 A5 A4 A3 A2 A1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 A16 NC VSS DQ15 DQ7 DQ14 DQ6 DQ13 DQ5 DQ12 DQ4 VDD DQ11 DQ3 DQ10 DQ2 DQ9 DQ1 DQ8 DQ0 OE# VSS CE# A0 48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 Standard Pinout Top Vi ew Die Up SST39LF160/SS

45、T39VF160 數(shù)據(jù)寬度：16位數(shù)據(jù) 工作電壓：2.73.6V 3. NOR FLASH接口 A15 1 A14 2 A13 3 A12 4 A11 5 A10 6 A9 7 A8 8 A19 9 NC 10 WE 11 NC 12 NC 13 NC 14 NC 15 A18 16 A17 17 A7 18 A6 19 A5 20 A4 21 A3 22 A2 23 A1 24 A0 25 CE 26 Vss 27 OE 28 DQ0 29 DQ8 30 DQ1 31 DQ9 32 DQ2 33 DQ10 34 DQ3 35 DQ11 36 Vdd 37 DQ4 38 DQ12 39 DQ5

46、 40 DQ13 41 DQ6 42 DQ14 43 DQ7 44 DQ15 45 Vss 46 NC 47 A16 48 U3 SST39VF160 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 C32 104 VDD3.3 Address: 0 x80000000 - 0 x801FFFFF (Bank0時) A20 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A

47、13 A14 A15 A16 A17 A18 A19 A20 P3.27/WE 29 P3.21/A21 44 P3.20/A20 45 P3.19/A19 46 P3.18/A18 47 P3.17/A17 48 P3.16/A16 53 P3.15/A15 55 P3.14/A14 56 P3.13/A13 62 P3.12/A12 63 P3.11/A11 64 P3.10/A10 65 P3.9/A9 66 P3.8/A8 71 P3.7/A7 72 P3.6/A6 73 P3.5/A5 74 P3.4/A4 80 P3.3/A3 81 P3.2/A2 87 P3.1/A1 88 P3

48、.0/A0 89 P1.1/OE 90 P2.0/D0 98 P2.1/D1 105 P2.2/D2 106 P2.3/D3 108 P2.4/D4 109 P2.5/D5 114 P2.6/D6 115 P2.7/D7 116 P2.8/D8 117 P2.9/D9 118 P2.10/D10 120 P2.11/D11 124 P2.12/D12 125 P2.13/D13 127 P2.14/D14 129 P2.15/D15 130 P3.23/A23/XCLK 40 P3.22/A22 41 P1.0/CS0 91 U1 LPC2200 D0 D1 D2 D3 D4 D5 D6 D7

49、 D8 D9 D10 D11 D12 D13 D14 D15 3. NOR FLASH接口 NAND Flash接口電路 K9F2808U0C 存儲容量：16M8Bit 工作電壓：2.73.6V 頁編程操作時間：200s 塊擦除操作時間：2ms 頁面的數(shù)據(jù)以每個字50ns的速度被讀出； 片內(nèi)寫控制自動實現(xiàn)所有編程和擦除功能 刷新脈沖 內(nèi)部校驗 數(shù)據(jù)冗余 4. NAND FLASH接口 WAIT nOE nCE VDD3.3 GND A0 A1 nWE D7 D6 D5 D4 VDD3.3 GND D3 D2 D1 D0 P3.27/WE 29 P3.25/CS2/RD6 35 P3.24/CS

50、3/TD6 36 P3.8/A8 71 P3.7/A7 72 P3.6/A6 73 P3.5/A5 74 P3.4/A4 80 P3.3/A3 81 P3.2/A2 87 P3.1/A1 88 P3.0/A0 89 P1.1/OE 90 P2.0/D0 98 P2.1/D1 105 P2.2/D2 106 P2.3/D3 108 P2.4/D4 109 P2.5/D5 114 P2.6/D6 115 P2.7/D7 116 P3.22/A22 41 P1.22/PIPESTAT1 86 U1 LPC2200 D7 D6 D5 D4 D3 D2 D1 D0 A1 nWE nOE nCE WAIT

51、 VDD3.3 A0 C1 104 C2 104 VDD3.3 NC 1 NC 2 DNU 3 NC 4 NC 5 NC 6 R/B 7 RE 8 CE 9 DNU 10 NC 11 Vcc 12 Vss 13 NC 14 DNU 15 CLE 16 ALE 17 WE 18 WP 19 NC 20 NC 21 DNU 22 NC 23 NC 24 NC 25 NC 26 DNU 27 NC 28 I/O0 29 I/O1 30 I/O2 31 I/O3 32 NC 33 DNU 34 NC 35 Vss 36 Vcc 37 NC 38 DNU 39 NC 40 I/O4 41 I/O5 42

52、 I/O6 43 I/O7 44 NC 45 DNU 46 NC 47 NC 48 U2 K9F2808U0C l 命令輸入：0 x83000001（CLE=1，ALE=0） l 地址輸入：0 x83000002（CLE=0，ALE=1） l 數(shù)據(jù)操作：0 x83000000（CLE=0，ALE=0） 2.3.2 通信類芯片 1. 網(wǎng)絡(luò)芯片網(wǎng)絡(luò)芯片 應(yīng)用條件 有嵌入式的網(wǎng)絡(luò)協(xié)議棧； 有網(wǎng)絡(luò)接口芯片。 可以使用總線方式擴展 通用的TCP/IP協(xié)議族 1. 網(wǎng)絡(luò)接口設(shè)計 CS8900 以太網(wǎng)接口電路 CS8900A是一款符合IEEE802.3標準的低功耗10M以 太網(wǎng)控制器。它具有硬件連接簡單、低

53、電壓工作、低功 耗，還具有工業(yè)級芯片的特點。 該器件具有4KB片上SRAM，用于緩存收發(fā)的數(shù)據(jù)包 和芯片功能控制。具有標準的ISA總線接口，可以方便的 修改為其它控制器的總線接口方式， 1. 網(wǎng)絡(luò)接口設(shè)計 p設(shè)備USB芯片 p主機USB芯片 2. USB接口設(shè)計 USB Host接口電路 ISP1160 ISP1160為一嵌入式 USB主控器，遵循USB規(guī)范 2.0，支持全速（12Mbit/s） 及低速（1.5Mbit/s）兩種數(shù) 據(jù)傳輸模式。 ISP1160提供兩個下行 端口。每一個下行端口都有 一個過流檢測輸入引腳及電 源開關(guān)控制輸出引腳。 2. USB接口設(shè)計 VDD_1160 A1 A

54、2 D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 CS2 WR RD P0.15_INT1 P0.10_RESET VDD_1160 C1 104 C2 104 C3 104 C4 104 R3 10K P0.12_H_WU VDD_1160 X1 6.000 C10 22pF C11 22pF R11 10K R10 10K R9 10K VDD_1160 FB 12 FB4 BLM21P221SG H_PSW1 H_PSW2 H_OC1 H_OC2 H_DM1 H_DM2 H_DP1 H_DP2 R8 10K R12 1M R2

55、 10K FB 12 FB1 LM21P221SG +5V R1 10K R4 10K P0.11_H_SU MCU_DUS P0.15_INT1 P0.10_RESET P0.11_H_SU P0.12_H_WU Control Port DGND 1 D2 2 D3 3 D4 4 D5 5 D6 6 D7 7 DGND 8 D8 9 D9 10 D10 11 D11 12 D12 13 D13 14 DGND 15 D14 16 D15 17 DGND 18 Vhold1 19 NC 20 CS 21 RD 22 WR 23 Vhold2 24 DREQ1 25 NC 26 DACK1 2

56、7 TEST_HIGH 28 INT1 29 NC 30 NC 31 RESET 32 NDP_SEL 33 EOT 34 DGND 35 NC 36 TEST_LOW 37 NC 38 TEST_LOW 39 H_WAKEUP 40 NC 41 H_SUSPEND 42 XTAL1 43 XTAL2 44 DGND 45 H-PSW1 46 H-PSW2 47 NC 48 NC 49 H_DM1 50 H_DP1 51 H_DM2 52 H_DP2 53 H_OC1 54 H_OC2 55 VCC 56 AGND 57 Vreg(3.3) 58 A0 59 A1 60 NC 61 DGND

57、62 D0 63 D1 64 U1 ISP1160 LPC2200與ISP1160的 硬件連接 主機命令地址：0 x82000002； 主機數(shù)據(jù)地址：0 x82000000； 低功耗控制命令地址：0 x82000006； 低功耗控制數(shù)據(jù)地址：0 x82000004； 2. USB接口設(shè)計 1 2 3 4 5 6 7 8 Q2 NDS9435A C12 0.1uF R13 10K +5V FB 12 FB3 BLM21P221SG C16 104 R15 18 R14 18 C15 47pF C13 47pF Vbus 1 DM 2 DP 3 GND 4 SHIELD 5 SHIELD 6 CZ

58、2 USB-B +C14 220uF/16V I/O 2 3 GND 1 I/O 1 2 VCC 4 U3 PRTR5V0U2X H_PSW2 H_OC2 H_DM2 H_DP2 1 2 3 4 5 6 7 8 Q1 NDS9435A C5 0.1uF R5 10K +5V FB 12 FB2 BLM21P221SG C9 104 R7 18 R6 18 C8 47pF C6 47pF Vbus 1 DM 2 DP 3 GND 4 SHIELD 5 SHIELD 6 CZ1 USB-A +C7 220uF/16V I/O 2 3 GND 1 I/O 1 2 VCC 4 U2 PRTR5V0U2

59、X H_PSW1 H_OC1 H_DM1 H_DP1 ISP1160下行端口 電源控制 ISP1160的/H_PSW1和/H_PSW2分別 可以用于控制下行端口的供電 。 ISP1160 的/H_OC1和/H_OC2 為內(nèi)部過流檢測引腳。 過電流保護 PRTR5V0U2X為NXP公司的設(shè) 計的USB專業(yè)ESD器件。 ESD保護 2. USB接口設(shè)計 UART是通用異步收發(fā)器是通用異步收發(fā)器(Universal Asynchronous Receiver /Transmitter )的簡稱的簡稱 連接兩個計算機系統(tǒng)的簡單而且低成本的串行接口 具有工業(yè)標準的異步數(shù)據(jù)通訊接口 比高速的串行通訊更加穩(wěn)定可靠 所需的通訊線路比并行傳輸少 可進行長距離傳輸 （RS23250英尺，RS485為4千英尺） 3. UART接口設(shè)計 各種系統(tǒng)間互相通訊的手段各種系統(tǒng)間互相通訊的手段 UART發(fā)送