芯片封裝方式完整版

1、 qjma 結(jié)-移動(dòng)空氣熱阻 qjma 空氣流速范圍為 0-1000 LFM 定義標(biāo)準(zhǔn)由文件 JESD51-6給出 Ta = 空氣溫度，取點(diǎn)為風(fēng)洞上流溫度 印制板朝向?yàn)橹卮笥绊懸蛩?P TT aj jma q N qjc 從結(jié)點(diǎn)到封裝外表面(殼)的熱阻，外表面殼取點(diǎn)盡量 靠近Die安裝區(qū)域 qjc 結(jié)殼熱阻 jc jc TT P q Die Substrate PCB Junction Case qjb 從結(jié)點(diǎn)至印制板的熱阻 定義標(biāo)準(zhǔn)由文件 JESD51-8給出 qjb 結(jié)板熱阻 P TT bj jb q 嚴(yán)格地講，Theta-JB不僅僅反映了芯片的內(nèi) 熱阻，同時(shí)也反映了部份環(huán)境熱阻，如印制板

2、。 正因如些， Theta-JB相對于其它熱阻而言，雖然 JEDEC組織在99年就發(fā)布了它的熱阻定義方式， 但是芯片供應(yīng)商采用較慢。 部份傳熱路徑嚴(yán)重不對稱芯片，如TO-263目 前尚無該熱阻的定義標(biāo)準(zhǔn) qjx 試圖采用簡單的熱阻表示復(fù)雜的芯片傳熱現(xiàn)象 芯片內(nèi)部的熱傳現(xiàn)象非常復(fù)雜，無法使用熱阻來完美表示； 熱阻qjx 無法用于準(zhǔn)確預(yù)測芯片的溫度，只能提供定性的熱性能 對比； 如需準(zhǔn)確預(yù)測特定工況下芯片的溫度，我們需要其它的方法 qjx 使用的局限性 Convection/Radiation Convection/Radiation Conduction Convection Conductio

3、n Radiation Conduction Junction X jx 芯片的詳細(xì)模型 建立所有芯片內(nèi)部所有影響傳熱的結(jié)構(gòu) Die 硅或砷化鎵材料，表面 有發(fā)熱集成電路 通常為環(huán)氧樹脂，厚為1-2mil Die Attach 銅制，用于加強(qiáng)傳熱或其它目地 Die Flag/Die Pad Encapsulant 通常為環(huán)氧樹脂材料 金或鋁制，數(shù)目等同于外面管腳數(shù) Bond Wires Solder Balls 通常材料為錫 鉛合金95Pb/5Sn 或37Pb/63Sn. 銅或鋁42合金制 Leadframes Substrate 通常由BTFR4制 成(塑料芯片)； 或氧化鋁制成(陶 瓷芯片

4、) 熱阻網(wǎng)絡(luò)模型-DELPHI模型 DEvelopment of Libraries of PHysical models for an Integrated design environment DELPHI 項(xiàng)目：從1993年到1996年，由歐盟資助，F(xiàn)lomerics公司負(fù)責(zé)協(xié)調(diào) ，Alcatel Bell 、Alcatel Espace 、Philips CFT 、Thomson CSF 、Flomerics 、 NMRC 等公司合作，旨在開發(fā)芯片的簡化熱模型的精確表示方法。 PROFIT項(xiàng)目：同樣由歐盟資助，由Philips公司負(fù)責(zé)協(xié)調(diào)，F(xiàn)lomerics、Nokia 、Infine

5、on、Philips、ST、Micred、TIMA、等公司合作，旨在開發(fā)芯片熱模型 的快速建立方法。 項(xiàng)目產(chǎn)生了一系列成果，如芯片的熱阻網(wǎng)絡(luò)模型DELPHI標(biāo)準(zhǔn)、JEDEC組 織認(rèn)證的唯一熱模型庫FLOPACK、芯片熱應(yīng)力分析工具Flo/stress等。 PRediction OF temperature gradients Influencing The quality of electronic products PROFIT 項(xiàng)目項(xiàng)目 DELPHI項(xiàng)目項(xiàng)目 DELPHI模型生成原理 建立詳細(xì)模型標(biāo)準(zhǔn)實(shí)驗(yàn)驗(yàn)證 誤差估計(jì) 在規(guī)定的種邊界條件下 批處理進(jìn)行詳細(xì)模型計(jì)算 封裝參數(shù) (結(jié)構(gòu)、材料參

6、數(shù)) 根據(jù)各種封裝特點(diǎn)離散出 各種熱阻網(wǎng)絡(luò)拓樸結(jié)構(gòu) 詳細(xì) 模型 發(fā)布發(fā)布 簡化 模型 多種邊界條件可以表 示自然對流、強(qiáng)迫對流、 散熱器等多種環(huán)境 根據(jù)各熱阻節(jié)點(diǎn)的溫度值優(yōu) 化得出具有最小誤差的熱阻值 DELPHI項(xiàng)目組定義了99種 邊界條件； Flopack應(yīng)用了44種或88種 PBGA封裝模型的建立 PBGA封裝特點(diǎn)? 有機(jī)基片Organic substrate 使用焊球(Solder balls)作為二級互聯(lián) 主要應(yīng)用: ASICs, 內(nèi)存, 圖形顯示,芯片組,通訊等. PBGA封裝優(yōu)缺點(diǎn)? I/O密度高； 基片材BT具有較好的電性能； 加工工藝類似PCB板，成本低廉 非氣密封裝,不適合

7、于長時(shí)工作的芯片或軍用芯片 Die與基片(Substrate)間的CTE不匹配 如功耗大于2W，則可能需要加強(qiáng)散熱手段 主要類型的PBGA封裝 Wire-Bonded PBGA (Die-up) BT Dielectric Thermal Vias Solder Balls (37Pb/63Sn) Epoxy-based Encapsulant Silicon Die Die Attach & Solder Mask Gold Bond Wires Cu Traces Power & Ground Planes Bottom Spreader Die Flag Signal Vias 最主流的

8、PBGA封裝，相對成熟的加工技術(shù)，可處理5W以上熱耗。 主要類型的PBGA封裝 Fine-Pitch BGA Die Attach & Solder Mask Bond Wires Substrate Die 由die-up PBGA變化而來 別名: FSBGA, ChipArrayTM 焊球間隙較小 可歸類為 Near-CSP 建模也較困難 焊球間隙典型值為1mm，0.8mm，0.65mm，0.5mm，0.4mm 經(jīng)常缺少明顯可見，比Die尺寸大的Die Pad，因?yàn)镈ie大小與封裝大小相近 基片(substrate)中每個(gè)信號過孔都必須單獨(dú)建出； 在FLOPACK中，別名ChipArray

9、TM 主要類型的PBGA封裝 Spreader Die Die Attach Stiffener Ring Organic Substrate with Traces Encapsulant Solder BallsBond Wires Adhesive Signal Vias Die-down PBGA 1) 最常見的Die-down PBGA芯片為Amkor 公司的SuperBGATM ,但是 SuperBGA中無上圖結(jié)構(gòu)中的加強(qiáng)環(huán)(Stiffener Ring)， 2) Spreader(銅合金)可直接與散熱器相連，良好的散熱性能，可處理功耗8-10W 3) 如無加強(qiáng)環(huán)(Stiffene

10、r Ring)，則塑料基片與Spreader直接相連。 主要類型的PBGA封裝 Flip-Chip PBGA 1) 因電氣性能良好，應(yīng)用越來越廣泛 2)因布線考慮，很難在Die下方布熱過孔，故信號過孔會對散熱有較大影響 3) 基片(substrate)復(fù)雜，一般中間層為BT層，兩邊另附有其它層。 Die Flip-Chip Bumps Underfill Core Vias Build-up Microvias Core Build-up 主要類型的PBGA封裝 Flip-Chip PBGA的散熱加強(qiáng)手段 Metal Cap Metal Lid Lid Attach 建模時(shí)需特別注意Cap/L

11、id Attach的 厚度與材質(zhì)，因?yàn)樵擃愋酒囊话?較大，主要熱阻的組成部分之一 Attach即使有較小的誤差，也會引起 結(jié)溫和熱阻值Theta-JC估計(jì)較大的 誤差。 Metal Cap與Lid可能由鋁與銅制 主要應(yīng)用：高功耗處理器，軍事用芯片 主要分為： 1)Flip-Chip 2)BondWire CBGA封裝模型的建立 主要類型的CBGA封裝 Solder balls (typically 90Pb/10Sn) Epoxy encapsulant Ceramic substrate (usually Alumina) Silicon Die Die attach Traces (T

12、ungsten or Molybdenum) Wire-Bonded CBGA 主要類型的CBGA封裝 Flip-Chip CBGA Die Underfill (typically epoxy based) Ceramic substrate (Typically Alumina) Solder Balls (typically 90Pb/10Sn) Traces (Tungsten or Molybdenum) Flip-chip layer Bare-Die Metal Cap Adhesive Caped Plastic Quad Flat Pack (thin version cal

13、led TQFP) 常用于邏輯芯片, ASIC芯 片, 顯示芯片等 封裝外管腳(Lead), 表面 貼裝 Plastic Encapsulant External leadframe (gull-wing leads) PQFP封裝模型的建立 PQFP封裝模型的建立 截面結(jié)構(gòu)圖 Epoxy overmold Cu / Alloy 42 leadframe Au bond wire Cu / Alloy 42 tie barsCu / Alloy 42 die flag PQFP封裝優(yōu)缺點(diǎn)? 成熟的封裝類型，可采用傳統(tǒng)的加工方法； 成本低廉； 適用于中低功耗且中等數(shù)目I/O(50-300)， 熱

14、阻高，不采用Heatslug等附加散熱手段的條件下功耗很難突破2W 管腳間距難以做得過小(難于小于0.4mm)，相對于BGA封裝I/O 數(shù)目少 無散熱器時(shí)的主要散熱路徑 The die and the die flag The leadframe The board N PQFP封裝模型的建立 Thermal grease 注意：在注意：在Lead數(shù)目較多的情況下，數(shù)目較多的情況下， Bondwires的傳熱份額可能高達(dá)的傳熱份額可能高達(dá)15%， 但是在熱測試芯片中，由于但是在熱測試芯片中，由于Bondwires 數(shù)目較少，忽略了這部分熱量數(shù)目較少，忽略了這部分熱量 注意：一部分熱量由芯片傳至

15、散熱器上，注意：一部分熱量由芯片傳至散熱器上， 又有可能重新傳遞回芯片上又有可能重新傳遞回芯片上 Small Outline Package Low profile version known as Thin Small Outline Package (TSOP) 類似于 PQFP, 只是只有兩邊有管腳 廣泛應(yīng)用于內(nèi)存芯片 常見的類型 - 常規(guī) - Lead-on-Chip SOP/TSOP封裝模型的建立 SOP/TSOP封裝模型的建立 部分芯片建模時(shí)可將各邊管腳統(tǒng)一建立； 管腳數(shù)較小應(yīng)將各管腳單獨(dú)建出. fused lead一定要單獨(dú)建出 Tie bars 一般可以忽略. Bond Wir

16、es DieDie FlagLeadframe 常規(guī) Die Bond Wires Encapsulant Insulation Leadframe Lead-on-Chip QFN封裝模型的建立 Thermal Vias in PCBThermal Land in PCB Die Die Attach Pad Exposed Pad Leads (Internal) Solder PCB Mold 主要用于替換引腳數(shù)小于80的引線裝芯片 (主要是 TSOP and TSSOP) 尺寸較小，同時(shí)相對于TSOP/TSSOP散熱性能好 Theta-JA 通常只有 TSSOP芯片的一半左右 主要傳熱

17、路徑：Die Die Attach Pad Exposed Pad PCB 次要傳熱路徑：Lead(最好各個(gè)管腳單獨(dú)建出) PCB板下(Exposed Pad下方)通常添加熱過孔以加強(qiáng)散熱 CSP封裝模型的建立 封裝相對于Die尺寸不大于20% 主要應(yīng)用于內(nèi)存芯片，應(yīng)用越來越廣泛 尺寸小，同時(shí)由于信號傳輸距離短，電氣性能好 種類超過 40 種 如封裝尺寸相對于Die，大于20%但接近20%，則稱為 Near- CSP Micro-BGATM封裝模型的建立 為早期的一種 CSP 設(shè)計(jì) 常用于閃存芯片 Traces 排布于聚酰亞胺的tape 層 Die與Tape之間有專用的Elastomer 采用

18、引腳Lead將電信號由die傳遞至 traces 焊球可較隨意排布 Die 可放在中心，也可以偏置 主要傳熱路徑： Die - elastomer - solder balls - board Lead傳導(dǎo)熱量較少,很多情況下可忽略 Elastomer導(dǎo)熱能力差，為主要的散熱瓶頸 焊球要求單獨(dú)建出 Tape中Trace的傳導(dǎo)較少,但是不能忽略 Solder Ball也夠成相對較小的熱阻(相對于Elastomer) Die Encapsulant Elastomer Leads Tape & Traces Solder Balls 其它的 CSP芯片 Fine-Pitch BGA (ChipArrayTM, FSBGA) 類擬于PBGA, 更焊球間距更小 Fan-in traces 所有的過孔都必須單獨(dú)建出 MicroStarTM / FlexBGATM 類擬于