第13章時序邏輯電路

1、第第13章章 時序邏輯電路時序邏輯電路 13.1 中規(guī)模集成寄存器中規(guī)模集成寄存器 13.2 中規(guī)模集成計數(shù)器中規(guī)模集成計數(shù)器 13.1 中規(guī)模集成寄存器中規(guī)模集成寄存器 13. 1. 1數(shù)碼寄存器數(shù)碼寄存器 數(shù)碼寄存器具有寄存數(shù)碼和清除原有數(shù)碼的功能數(shù)碼寄存器具有寄存數(shù)碼和清除原有數(shù)碼的功能.數(shù)碼存取方數(shù)碼存取方 式為并行方式。常用的集成數(shù)碼寄存器有式為并行方式。常用的集成數(shù)碼寄存器有74LS175、 74LS273和和CC40105等。如等。如圖圖13-1所示是所示是8位數(shù)碼寄存位數(shù)碼寄存 器器74LS273的引腳排列圖和邏輯符號的引腳排列圖和邏輯符號.表表13-1是是 74LS273的功

2、能表。的功能表。 表中的表中的Qn稱為現(xiàn)態(tài)稱為現(xiàn)態(tài).是輸入信號作用前寄存器的原來狀態(tài)。是輸入信號作用前寄存器的原來狀態(tài)。 表中的表中的Qn-1稱為次態(tài)稱為次態(tài).是輸入信號作用后寄存器的新狀態(tài)。可是輸入信號作用后寄存器的新狀態(tài)?？?見見.Qn和和Qn-1在電路中都是寄存器的輸出端在電路中都是寄存器的輸出端Q.二者在時間軸二者在時間軸 上有先后之分。表中的上有先后之分。表中的“X”表不不定狀態(tài)表不不定狀態(tài).“”表示表示CP脈沖脈沖 的上升沿。的上升沿。 下一頁返回 13.1 中規(guī)模集成寄存器中規(guī)模集成寄存器 1D8D為并行數(shù)碼輸入端為并行數(shù)碼輸入端.1Q8Q為并行數(shù)碼輸出端。為并行數(shù)碼輸出端。 C

3、P為上升沿有效的接收脈沖為上升沿有效的接收脈沖.為矩形波。每當為矩形波。每當CP的上升沿到的上升沿到 來來.輸出輸出Q將跟隨輸入將跟隨輸入D的狀態(tài)變化的狀態(tài)變化.即即CP上升沿到來之后的上升沿到來之后的 Q將更新為將更新為CP上升沿到來之前一瞬間的上升沿到來之前一瞬間的D的狀態(tài)。的狀態(tài)。 為低電平有效的異步置為低電平有效的異步置0端端.異步意為與同步異步意為與同步CP信號無信號無 關(guān)關(guān).不受不受CP影響影響.其功能最優(yōu)先其功能最優(yōu)先.只要只要 .則所有輸出全則所有輸出全 部置為部置為0狀態(tài)當寄存器工作時，狀態(tài)當寄存器工作時， 應(yīng)為高電平。應(yīng)為高電平。 上一頁 下一頁返回 13.1 中規(guī)模集成寄

4、存器中規(guī)模集成寄存器 13. 1. 2鎖存器鎖存器 鎖存器也具有寄存數(shù)碼和清除原有數(shù)碼的功能鎖存器也具有寄存數(shù)碼和清除原有數(shù)碼的功能.且數(shù)碼的存取且數(shù)碼的存取 方式也為并行方式。與數(shù)碼寄存器不同方式也為并行方式。與數(shù)碼寄存器不同.鎖存器不是在鎖存器不是在CP的的 上升沿上升沿(或下降沿或下降沿)接收數(shù)據(jù)接收數(shù)據(jù).而是在而是在CP的高電平的高電平(或低電平或低電平) 期間接收數(shù)據(jù)。相應(yīng)地期間接收數(shù)據(jù)。相應(yīng)地.數(shù)據(jù)的更新不僅發(fā)生在數(shù)據(jù)的更新不僅發(fā)生在CP的某一瞬的某一瞬 間間.而是在而是在CP的整個高電平的整個高電平(或低電平或低電平)期間。期間。 如如圖圖13-2所示為所示為8位鎖存器位鎖存器7

5、4LS373的引腳排列圖和邏輯的引腳排列圖和邏輯 符號符號.表表13-2是是74LS373的功能表。的功能表。 上一頁 下一頁返回 13.1 中規(guī)模集成寄存器中規(guī)模集成寄存器 1 D8D為并行數(shù)碼輸入端為并行數(shù)碼輸入端.1Q8Q為并行數(shù)碼輸出端。為并行數(shù)碼輸出端。 C為鎖存器控制輸入端為鎖存器控制輸入端.相當于相當于74LS273數(shù)碼寄存器的數(shù)碼寄存器的CP端。端。 當當C=1時時.輸出端輸出端Q接收輸入數(shù)據(jù)接收輸入數(shù)據(jù)D,輸出輸出Q跟隨當時的輸入跟隨當時的輸入D 變化變化;當當C =0時時.輸出數(shù)據(jù)被鎖存輸出數(shù)據(jù)被鎖存.輸出將保持原有數(shù)據(jù)不變輸出將保持原有數(shù)據(jù)不變. 即即Qn+1=Qn。 為

6、低電平有效的三態(tài)控制輸入端為低電平有效的三態(tài)控制輸入端.當當 為高電平時為高電平時.輸出輸出 高阻態(tài)（用高阻態(tài)（用Z表示）。當鎖存器工作時表示）。當鎖存器工作時. 應(yīng)為低電平。三應(yīng)為低電平。三 態(tài)態(tài)(0狀態(tài)、狀態(tài)、1狀態(tài)和高阻態(tài)狀態(tài)和高阻態(tài))輸出的鎖存器可以在數(shù)字系統(tǒng)和輸出的鎖存器可以在數(shù)字系統(tǒng)和 計算機系統(tǒng)中實現(xiàn)總線應(yīng)用。計算機系統(tǒng)中實現(xiàn)總線應(yīng)用。 上一頁 下一頁返回 13.1 中規(guī)模集成寄存器中規(guī)模集成寄存器 *13. 1. 3移位寄存器移位寄存器 移位寄存器不僅能寄存數(shù)碼和清除原有數(shù)碼移位寄存器不僅能寄存數(shù)碼和清除原有數(shù)碼.而且可以在時鐘而且可以在時鐘 脈沖脈沖CP的作用下將數(shù)碼逐位左移

7、或右移。移位寄存器可以串的作用下將數(shù)碼逐位左移或右移。移位寄存器可以串 行輸入數(shù)碼、串行輸出數(shù)碼行輸入數(shù)碼、串行輸出數(shù)碼.還可以并行輸出數(shù)碼。還可以并行輸出數(shù)碼。 1.移位寄存器的邏輯功能移位寄存器的邏輯功能 如如圖圖13-3所示為所示為4位雙向移位寄存器位雙向移位寄存器74LS194的引腳排列的引腳排列 圖和邏輯符號圖和邏輯符號.表表13-3是是74LS194的功能表。為便于用戶的功能表。為便于用戶 使用使用.該集成器件的功能較多該集成器件的功能較多.不僅有基本的左移和右移功能不僅有基本的左移和右移功能. 而且還附加了異步清零、保持和并行數(shù)碼寄存功能。而且還附加了異步清零、保持和并行數(shù)碼寄存

8、功能。 上一頁 下一頁返回 13.1 中規(guī)模集成寄存器中規(guī)模集成寄存器 為低電平有效的異步置為低電平有效的異步置0端端.只要只要 =0.則數(shù)碼輸出端則數(shù)碼輸出端 Q0Q1Q2Q3=0000。要實現(xiàn)其他功能。要實現(xiàn)其他功能.必須置必須置0為無效為無效.即即 =1 M1、M0為工作方式控制端為工作方式控制端.其其1種不同取值組合種不同取值組合 00.01,10.11分別對應(yīng)使器件實現(xiàn)保持、右移、左移和并分別對應(yīng)使器件實現(xiàn)保持、右移、左移和并 行數(shù)碼寄存功能。其中行數(shù)碼寄存功能。其中.移位和并行數(shù)碼寄存功能需在時鐘脈移位和并行數(shù)碼寄存功能需在時鐘脈 沖上升沿到來才能完成?？梢姏_上升沿到來才能完成?？?/p>

9、見.CP是統(tǒng)一器件移位工作或并是統(tǒng)一器件移位工作或并 行數(shù)碼寄存工作的同步指令。行數(shù)碼寄存工作的同步指令。 DSR為右移串行數(shù)碼輸入端為右移串行數(shù)碼輸入端.DSL為左移串行數(shù)碼輸入端。為左移串行數(shù)碼輸入端。 D0D1D2D3為為1位并行數(shù)碼輸入端。位并行數(shù)碼輸入端。Q0Q1Q2Q3為為4位數(shù)碼位數(shù)碼 輸出端輸出端.既可串行輸出既可串行輸出.又可并行輸出又可并行輸出 上一頁 下一頁返回 13.1 中規(guī)模集成寄存器中規(guī)模集成寄存器 2.移位寄存器的應(yīng)用舉例移位寄存器的應(yīng)用舉例 (1)實現(xiàn)順序脈沖實現(xiàn)順序脈沖 在時序邏輯電路中常用時序圖形象、直觀地表示邏輯功能。在時序邏輯電路中常用時序圖形象、直觀地

10、表示邏輯功能。 結(jié)合結(jié)合圖圖13-4的電路圖和時序圖可知的電路圖和時序圖可知.電路在初始時電路在初始時 =0.則則 74LS194的初始狀態(tài)被異步置為的初始狀態(tài)被異步置為0狀態(tài)狀態(tài).即即 Q0Q1Q2Q3=0000。之后。之后. 為無效的高電平。為無效的高電平。 在第在第1個個CP期間期間.M=1.即即M1M0=11,器件實現(xiàn)并行數(shù)碼寄器件實現(xiàn)并行數(shù)碼寄 存功能。當存功能。當CP的上升沿到來的上升沿到來.并行輸入數(shù)碼并行輸入數(shù)碼 D0D1D2D3=1000被置入被置入 Q0Q1Q2Q3=D0D1D2D3=1000。其功能示意圖如。其功能示意圖如圖圖13- 5(a)所示。所示。 上一頁 下一頁返

11、回 13.1 中規(guī)模集成寄存器中規(guī)模集成寄存器 在第在第29個個CP期間期間.M=0.即即M1M0=01,器件實現(xiàn)右移功器件實現(xiàn)右移功 能。每當能。每當CP的上升沿到來的上升沿到來.Q0Q1Q2Q3的狀態(tài)便右移的狀態(tài)便右移1位。位。 由于由于DSR=Q3.則電路實現(xiàn)的是循環(huán)右移功能。其功能則電路實現(xiàn)的是循環(huán)右移功能。其功能r意如意如 圖圖13-5(b)所示。所示。 由由Q0Q1Q2Q3的時序圖可知的時序圖可知.在在CP的每的每4個周期內(nèi)個周期內(nèi).電路依次電路依次 輸出了輸出了4個正脈沖。這種依次出現(xiàn)的脈沖被稱為順序脈沖。個正脈沖。這種依次出現(xiàn)的脈沖被稱為順序脈沖。 (2)實現(xiàn)串實現(xiàn)串-并轉(zhuǎn)換并

12、轉(zhuǎn)換 電路利用電路利用 實現(xiàn)將初始狀態(tài)置為實現(xiàn)將初始狀態(tài)置為Q0Q1Q2Q3=0000 由于由于M1M0=10.電路實現(xiàn)左移功能電路實現(xiàn)左移功能.4位串行數(shù)碼位串行數(shù)碼0011在在 CP脈沖的作用下在脈沖的作用下在Q0Q1Q2Q3中依次左移中依次左移.當?shù)谏鷤€脈沖的當?shù)谏鷤€脈沖的 上升沿到來后上升沿到來后.在在Q0Q1Q2Q3中便得到了并行輸出的數(shù)碼中便得到了并行輸出的數(shù)碼 0011.如如圖圖13-6所示。所示。 上一頁 下一頁返回 13.1 中規(guī)模集成寄存器中規(guī)模集成寄存器 (3)實現(xiàn)并實現(xiàn)并-串轉(zhuǎn)換串轉(zhuǎn)換 電路利用電路利用 實現(xiàn)將初始狀態(tài)置為實現(xiàn)將初始狀態(tài)置為Q0Q1Q2Q3=00000

13、在第在第1個個CP期間期間.A=1.即即M1M0=11.電路實現(xiàn)并行數(shù)碼寄電路實現(xiàn)并行數(shù)碼寄 存功能。當存功能。當CP的上升沿到來的上升沿到來.并行輸入數(shù)碼并行輸入數(shù)碼 D0D1D2D3=1011被置被置 入入.Q0Q1Q2Q3=D0D1D2D3=1011.如如圖圖13-7所示。所示。 在之后的幾個在之后的幾個CP期間期間.A=0.即即M1M0=01.電路實現(xiàn)右移功電路實現(xiàn)右移功 能能.每當每當CP的上升沿到來的上升沿到來.Q0Q1Q2Q3依次向右移依次向右移1位位.由于由于 DSR=0.則最左邊的數(shù)碼始終移人則最左邊的數(shù)碼始終移人0。在第。在第4個脈沖上升沿到個脈沖上升沿到 來時來時.Q3順

14、序輸出了串行數(shù)碼順序輸出了串行數(shù)碼1101。表表13-4為該電路的工為該電路的工 作過程。作過程。 上一頁返回 13.2 中規(guī)模集成計數(shù)器中規(guī)模集成計數(shù)器 13.2.1集成同步二進制計數(shù)器集成同步二進制計數(shù)器74LS161 如如圖圖13-8所示為集成同步所示為集成同步1位二進制加法計數(shù)器位二進制加法計數(shù)器74LS161的的 引腳排列圖和邏輯符號引腳排列圖和邏輯符號.如如圖圖13-9所示為所示為74LS161的工作時的工作時 序圖序圖.表表13-5為為74LS161的功能表。的功能表。 為異步置為異步置0控制輸入端控制輸入端.低電平有效低電平有效.功能最優(yōu)先功能最優(yōu)先. =0 時時.4位并行輸出

15、位并行輸出Q3Q2Q1Q0=0000.若要實現(xiàn)其他功能若要實現(xiàn)其他功能. 需需 接高電平。接高電平。 為同步置數(shù)控制輸入端為同步置數(shù)控制輸入端.低電平有效。當?shù)碗娖接行?。?=0且且CP的上的上 升沿到來升沿到來.可實現(xiàn)生位并行數(shù)碼寄存功能可實現(xiàn)生位并行數(shù)碼寄存功能.即接收并行輸入的即接收并行輸入的4 位代碼位代碼.Q3Q2Q1Q0=D3D2D1D0。并行數(shù)碼寄存功能又被稱。并行數(shù)碼寄存功能又被稱 為同步置數(shù)。為同步置數(shù)。 下一頁返回 13.2 中規(guī)模集成計數(shù)器中規(guī)模集成計數(shù)器 CTP和和CTT為計數(shù)為計數(shù)/保持控制端保持控制端.當當CTPCTT=1時時.可實現(xiàn)十可實現(xiàn)十 六進制加法計數(shù)六進制

16、加法計數(shù).當當CTPCTT=0時，輸出的數(shù)據(jù)保持不變。時，輸出的數(shù)據(jù)保持不變。 CO為進位輸出端，當為進位輸出端，當Q3Q2Q1Q0=1111且且CTT=1時，產(chǎn)時，產(chǎn) 生進位信號生進位信號CO=1，其他情況下，其他情況下CO=0。 如如圖圖13-10所示為用所示為用74LS161實現(xiàn)的十六進制加法計數(shù)器實現(xiàn)的十六進制加法計數(shù)器 的電路圖。如的電路圖。如圖圖13-11所示為十六進制加法計數(shù)器的工作時所示為十六進制加法計數(shù)器的工作時 序圖序圖.如如圖圖13-12所示為十六進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖所示為十六進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖. 表表13-6為十六進制加法計數(shù)器的計數(shù)狀態(tài)順序表為十六進制加

17、法計數(shù)器的計數(shù)狀態(tài)順序表.它們都是它們都是 描述計數(shù)器功能的方法。描述計數(shù)器功能的方法。 上一頁 下一頁返回 13.2 中規(guī)模集成計數(shù)器中規(guī)模集成計數(shù)器 13. 2. 2集成同步十進制計數(shù)器集成同步十進制計數(shù)器 74LS160 集成同步十進制加法計數(shù)器集成同步十進制加法計數(shù)器74LS160的引腳排列圖和邏輯的引腳排列圖和邏輯 符號與符號與74LS161完全相同完全相同.其功能與其功能與74LS161唯一不同在唯一不同在 于于M=10，實現(xiàn)十進制加法計數(shù)。，實現(xiàn)十進制加法計數(shù)。 表表13-7是是74LS160的功能表的功能表.圖圖13-13為為74LS160的工的工 作時序圖。作時序圖。 當當Q

18、3Q2Q1Q0=1001且且CTT=1時時.產(chǎn)生進位信號產(chǎn)生進位信號CO=1.其其 他情況下他情況下CO=0。 將將圖圖13-10中的元器件改為中的元器件改為74LS160.其他完全不變其他完全不變.可以可以 實現(xiàn)十進制加法計數(shù)器。實現(xiàn)十進制加法計數(shù)器。圖圖13-14為十進制加法計數(shù)器的工為十進制加法計數(shù)器的工 作時序圖作時序圖.圖圖13-15為十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖為十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖.表表 13-8為十進制加法計數(shù)器的計數(shù)狀態(tài)順序表。為十進制加法計數(shù)器的計數(shù)狀態(tài)順序表。 上一頁 下一頁返回 13.2 中規(guī)模集成計數(shù)器中規(guī)模集成計數(shù)器 *13. 2. 3任意進制計數(shù)器任意進制

19、計數(shù)器 實踐中需要用到二進制、十進制以外的其他進制計數(shù)器實踐中需要用到二進制、十進制以外的其他進制計數(shù)器.可以可以 利用集成計數(shù)器的同步置數(shù)功能獲得任意進制計數(shù)器利用集成計數(shù)器的同步置數(shù)功能獲得任意進制計數(shù)器.還可以還可以 利用計數(shù)器的級聯(lián)獲得大容量計數(shù)器。以下通過舉例說明。利用計數(shù)器的級聯(lián)獲得大容量計數(shù)器。以下通過舉例說明。 例例13-1試用試用74LS160的同步置數(shù)功能構(gòu)成六進制加法計數(shù)的同步置數(shù)功能構(gòu)成六進制加法計數(shù) 器器.要求從要求從000開始計數(shù)。開始計數(shù)。 解解:因為六進制加法計數(shù)器從因為六進制加法計數(shù)器從Q2Q1Q0=000狀態(tài)開始計數(shù)狀態(tài)開始計數(shù). 可畫出六進制加法計數(shù)器的狀

20、態(tài)轉(zhuǎn)換圖如可畫出六進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖圖13-16所示。所示。 上一頁 下一頁返回 13.2 中規(guī)模集成計數(shù)器中規(guī)模集成計數(shù)器 將它與將它與74LS160實現(xiàn)十進制的狀態(tài)轉(zhuǎn)換圖相比較可知，當實現(xiàn)十進制的狀態(tài)轉(zhuǎn)換圖相比較可知，當 74LS160計數(shù)到計數(shù)到Q3Q2Q1Q0=0101時時.若能令若能令 =0.則則 當下一個當下一個CP到來后到來后.計數(shù)器的狀態(tài)可被置為計數(shù)器的狀態(tài)可被置為 Q3Q2Q1Q0=D3D2D1D0=0000。這樣。這樣.只要令只要令 且且D3D2D1D0=0000,便可實現(xiàn)六進制加法計數(shù)器。便可實現(xiàn)六進制加法計數(shù)器。 可見可見.只需增加一個輔助與非門只需增加一個

21、輔助與非門.產(chǎn)生低電平有效的同步置數(shù)產(chǎn)生低電平有效的同步置數(shù) 信號信號.便可利用集成計數(shù)器獲得進制數(shù)小于該計數(shù)器的任意進便可利用集成計數(shù)器獲得進制數(shù)小于該計數(shù)器的任意進 制計數(shù)器實現(xiàn)的六進制加法計數(shù)器電路如制計數(shù)器實現(xiàn)的六進制加法計數(shù)器電路如圖圖13-17所示。所示。 上一頁返回 圖圖13-1 8位數(shù)碼寄存器位數(shù)碼寄存器74LS273 返回 表表13-1 8位數(shù)碼寄存器位數(shù)碼寄存器74LS273的的 功能表功能表 返回 圖圖13-2 8位鎖存器位鎖存器74LS373 返回 表表13-2 8位鎖存器位鎖存器74LS373的功能表的功能表 返回 圖圖13-3 4位雙向移位寄存器位雙向移位寄存器 74LS194 返回 表表13-3 4位雙向移位寄存器位雙向移位寄存器 74LS194的功能表的功能表 返回 圖圖13-4 用用4位雙向移位寄存器位雙向移位寄存器 74LS194實現(xiàn)順序脈沖實現(xiàn)順序脈沖 返回 圖圖13-5 兩種功能示意圖兩種功能示意圖 返回 圖圖13-6 用用4位雙向移位寄存器位雙向移位寄存器 74LS194實現(xiàn)串實現(xiàn)串-并轉(zhuǎn)換并轉(zhuǎn)換 返回 圖圖13-