電子科技大學(xué)-集成電路原理實(shí)驗(yàn)-CMOS模擬集成電路設(shè)計(jì)與仿真-王向展

1、實(shí)驗(yàn)報(bào)告 CMOS模擬集成電路設(shè)計(jì)與仿真實(shí) 驗(yàn) 報(bào) 告課程名稱： 集成電路原理 實(shí)驗(yàn)名稱： CMOS模擬集成電路設(shè)計(jì)與仿真 小組成員： 實(shí)驗(yàn)地點(diǎn)： 科技實(shí)驗(yàn)大樓606 實(shí)驗(yàn)時(shí)間： 2017年6月12日 2017年6月12日微電子與固體電子學(xué)院10一、實(shí)驗(yàn)名稱：CMOS模擬集成電路設(shè)計(jì)與仿真二、實(shí)驗(yàn)學(xué)時(shí)：4三、實(shí)驗(yàn)原理1、轉(zhuǎn)換速率（SR）：也稱壓擺率，單位是V/s。運(yùn)放接成閉環(huán)條件下，將一個(gè)階躍信號(hào)輸入到運(yùn)放的輸入端，從運(yùn)放的輸出端測(cè)得運(yùn)放的輸出上升速率。2、開環(huán)增益：當(dāng)放大器中沒有加入負(fù)反饋電路時(shí)的放大增益稱為開環(huán)增益。3、增益帶寬積：放大器帶寬和帶寬增益的乘積，即運(yùn)放增益下降為1時(shí)所對(duì)應(yīng)的頻

2、率。4、相位裕度：使得增益降為1時(shí)對(duì)應(yīng)的頻率點(diǎn)的相位與-180相位的差值。5、輸入共模范圍：在差分放大電路中，二個(gè)輸入端所加的是大小相等，極性相同的輸入信號(hào)叫共模信號(hào)，此信號(hào)的范圍叫共模輸入信號(hào)范圍。圖 Error! Main Document Only.兩級(jí)共源CMOS運(yùn)放電路圖6、輸出電壓擺幅：一般指輸出電壓最大值和最小值的差。實(shí)驗(yàn)所用原理圖如圖1所示。圖中有多個(gè)電流鏡結(jié)構(gòu)，M1、M2構(gòu)成源耦合對(duì)，做差分輸入；M3、M4構(gòu)成電流鏡做M1、M2的有源負(fù)載；M5、M8構(gòu)成電流鏡提供恒流源；M8、M9為偏置電路提供偏置。M6、M7為二級(jí)放大電路，Cc為引入的米勒補(bǔ)償電容。其中主要技術(shù)指標(biāo)與電路的

3、電氣參數(shù)及幾何尺寸的關(guān)系：轉(zhuǎn)換速率：SR=I5Cc第一級(jí)增益：Av1=-gm2gds2+gds4=-2gm1I52+3第二級(jí)增益：Av2=-gm6gds6+gds7=-2gm6I66+7單位增益帶寬：GB=gm2Cc輸出級(jí)極點(diǎn)：P2=-gm6CL零點(diǎn)：Z1=gm6Cc正CMR：Vin,max=VDD-I53-Vth3max+Vth1,min負(fù)CMR：Vin,min=I51+Vds5,飽和+Vth1,max+Vss飽和電壓：Vds,飽和=2Ids功耗：Pdiss=I8+I5+I7VDD+VSS四、實(shí)驗(yàn)?zāi)康谋緦?shí)驗(yàn)是基于微電子技術(shù)應(yīng)用背景和集成電路原理與設(shè)計(jì)課程設(shè)置及其特點(diǎn)而設(shè)置，為IC設(shè)計(jì)性實(shí)驗(yàn)。

4、其目的在于： 根據(jù)實(shí)驗(yàn)任務(wù)要求，綜合運(yùn)用課程所學(xué)知識(shí)自主完成相應(yīng)的模擬集成電路設(shè)計(jì)，掌握基本的IC設(shè)計(jì)技巧。 學(xué)習(xí)并掌握國際流行的EDA仿真軟件Cadence的使用方法，并進(jìn)行電路的模擬仿真。五、實(shí)驗(yàn)內(nèi)容1、根據(jù)設(shè)計(jì)指標(biāo)要求，針對(duì)CMOS兩級(jí)共源運(yùn)放結(jié)構(gòu)，分析計(jì)算各器件尺寸。2、電路的仿真與分析，重點(diǎn)進(jìn)行直流工作點(diǎn)、交流AC和瞬態(tài)Trans分析，能熟練掌握各種分析的參數(shù)設(shè)置方法與仿真結(jié)果的查看方法。3、電路性能的優(yōu)化與器件參數(shù)調(diào)試，要求達(dá)到預(yù)定的技術(shù)指標(biāo)。4、整理仿真數(shù)據(jù)與曲線圖表，撰寫并提交實(shí)驗(yàn)報(bào)告。5、運(yùn)放指標(biāo)要求： 驅(qū)動(dòng)負(fù)載電容CL為1.5pF； 開環(huán)增益Av65dB； 增益帶寬積GB6

5、0MHz； 轉(zhuǎn)換速率SR20V/s； 輸入共模范圍0.6V到2.8V； 輸出電壓擺幅大于2.3V； 相位裕度45PM75。六、實(shí)驗(yàn)儀器設(shè)備（1）工作站或微機(jī)終端 一臺(tái)（2）EDA仿真軟件 1套七、實(shí)驗(yàn)步驟1、參數(shù)計(jì)算：由umc18工藝得對(duì)應(yīng)的一些基本參數(shù)：Vthn=0.59，Vthp=0.72，un=341，up=81，tox=7e-9，Lmin=3.4e-7，通過計(jì)算得出參數(shù)：Kn=1.68e-4，Kp=4e-5（1）計(jì)算最小補(bǔ)償電容Cc根據(jù)指標(biāo)要求，在此預(yù)設(shè)相位裕度為60，則由零點(diǎn)Z1和第二極點(diǎn)P2對(duì)補(bǔ)償電容的要求，得：（P22.2GB）Cc2.210CL=2.2101.5=0.33pF保

6、守做法，取Cc為0.5pF。（2）由SR、Cc求出偏置電流I5：I5=CcSR=0.510-1220106=10uA此為最小I5，取I5=20uA。（3）用CMR計(jì)算(W/L)3:WL3=2I3K3VDD-Vin,max-Vth3max+Vth1,min2 =2010-6410-53.3-2.8-0.72+0.592 =3.65（4）由GB、CC求出gm1、gm2gm1=GBCC=2601060.510-12=188.5uSWL1=WL2=gm12K1I5=188.5216820=10.57（5）計(jì)算(W/L)6gm6=2.2gm2CLCC=2.2188.510-61.50.5=1244.1u

7、Sgm4=2CoxWLIds=54uSWL6=WL4gm6gm4=3.651244.154=84.1I6=gm622K6WL6=1244.110-622410-584.1=230uA（6）計(jì)算(W/L)7WL7=WL5I6I5=WL523020=11.5WL5（7）剩余參數(shù)的確定M9和M8構(gòu)成偏置電路給M5提供柵壓，M8和M5又構(gòu)成電流鏡，由于M5工作在飽和區(qū)間，所以由經(jīng)驗(yàn)取(W/L)9=1.2，(W/L)8=10。（8）利用計(jì)算所得參數(shù)對(duì)電路進(jìn)行仿真，根據(jù)仿真結(jié)果再進(jìn)行細(xì)調(diào)參數(shù)。根據(jù)實(shí)驗(yàn)原理和設(shè)計(jì)指標(biāo)要求，最終各個(gè)元器件的參數(shù)如表1所示；Candence下電路圖如圖2所示。 表 1 運(yùn)放各器

8、件版圖參數(shù)器件W（m）L（m）M1402M2402M33.91M43.91M560.5M6600.5M7440.35M850.5M91.21CL1.5pFCc0.6pF圖 2兩級(jí)運(yùn)放電路圖2 共模輸入范圍ICMR仿真對(duì)輸入信號(hào)在0VDD范圍內(nèi)進(jìn)行DC分析，測(cè)試輸出電壓能夠跟隨輸入電壓的的范圍，即為運(yùn)放的共模輸入范圍。測(cè)得的Vout隨輸入的變化波形如圖3，從圖中可知ICMR在0.18V到2.9V之間的情況下，運(yùn)放都能工作。滿足設(shè)計(jì)指標(biāo)要求。圖 3共模輸入范圍曲線3 輸出擺幅仿真輸出擺幅的測(cè)試方法在0VDD范圍內(nèi)，對(duì)電路進(jìn)行DC分析。觀察Vo點(diǎn)波形，測(cè)試輸出電壓的線性跟蹤范圍，即為輸出動(dòng)態(tài)范圍。測(cè)

9、得的Vout隨輸入的變化波形如圖4所示，可以從圖中看到輸出擺幅約在0 V到3V之間。大于2.3V，滿足設(shè)計(jì)要求。圖 4輸出擺幅曲線4 Av和GB及相位裕度仿真進(jìn)行AC分析，取兩個(gè)輸入正弦信號(hào)V+和V-的直流偏置為1.5V，AC magnitude為1V，Amplitude為0.1mV，F(xiàn)requency為100Hz，相位差180。測(cè)得的輸出Vout的AC 20dB波形如圖5所示，可知低頻（小于200Hz）增益Av=77.3dB65dB，GB=65.41MHz60MHz滿足要求。可以看出在65.41MHz處（0dB帶寬處）的相位裕度為50.63，滿足設(shè)計(jì)要求45PM75。圖 5幅頻相頻特性曲線5

10、 轉(zhuǎn)換速率SR的測(cè)試建立時(shí)間是表示大信號(hào)工作時(shí)運(yùn)放性能的一個(gè)重要參數(shù)，輸入階躍大信號(hào)，輸出電壓從開始響應(yīng)到穩(wěn)定值為止的時(shí)間。穩(wěn)定值的誤差范圍一般為0.1%Vout，建立時(shí)間既反映了運(yùn)放的轉(zhuǎn)換速率，又表征了其阻尼特性。仿真建立時(shí)間需要進(jìn)行TRAN分析，測(cè)得的波形如圖6所示，可以看到在70ns內(nèi)完成了3.14V的建立，所以SR=3.14/0.070 = 44.9V/s 20V/s，滿足設(shè)計(jì)要求。圖 6轉(zhuǎn)換速率曲線八、實(shí)驗(yàn)數(shù)據(jù)及結(jié)果分析1、通過本次實(shí)驗(yàn)掌握了UNIX操作系統(tǒng)常用命令的使用，Cadence EDA仿真環(huán)境的調(diào)用。達(dá)到了實(shí)驗(yàn)?zāi)康摹?、根據(jù)設(shè)計(jì)指標(biāo)要求，設(shè)計(jì)兩級(jí)共源CMOS運(yùn)算放大器，并進(jìn)

11、行了參數(shù)優(yōu)化，最終增益、帶寬、相位裕度滿足要求（見圖5），3、實(shí)驗(yàn)過程中，通過理論值到實(shí)際值的過程，清楚了運(yùn)放中各個(gè)管對(duì)整個(gè)運(yùn)放功能的影響。隨著運(yùn)算放大器的功能在個(gè)人通信和數(shù)據(jù)處理尤其是筆記本電腦、移動(dòng)通信等便攜式設(shè)備中扮演著越來越重要的角色，所以本次對(duì)于運(yùn)放設(shè)計(jì)的實(shí)驗(yàn)有著重要的學(xué)習(xí)應(yīng)用價(jià)值。九、實(shí)驗(yàn)心得與體會(huì)通過這次實(shí)驗(yàn)，首先促使了自己更加深入地學(xué)習(xí)Cadence的相關(guān)使用方法，學(xué)會(huì)了如何使用Cadence較為嫻熟地構(gòu)造電路，然后結(jié)合自己所學(xué)知識(shí)，計(jì)算出電路中各個(gè)元器件的相關(guān)理論參數(shù)；然后在Cadence中對(duì)電路進(jìn)行仿真，通過合理調(diào)整各個(gè)元器件的相關(guān)參數(shù)，使得仿真結(jié)果滿足要求。雖然這個(gè)過程較為漫長(zhǎng)和枯燥，但是讓自己明白了電路中一個(gè)小小參數(shù)的變化也能對(duì)整個(gè)電路產(chǎn)生較大的影響，也讓自己明白了理論與實(shí)踐結(jié)合的重要性和必要性。在修改器件相關(guān)參數(shù)，進(jìn)行各種仿真，得到需要的仿真結(jié)果，這時(shí)