第四章 組合邏輯電路lhc

1、 第第4章章 組合邏輯電路組合邏輯電路4.1 組合邏輯電路的分析組合邏輯電路的分析 4.2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì) 4.3 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn) 4.4 若干典型的組合邏輯集成電路若干典型的組合邏輯集成電路 4.5 組合可編程邏輯器件組合可編程邏輯器件 教學(xué)基本要求：教學(xué)基本要求：1、熟練掌握組合邏輯電路的分析方法和設(shè)計(jì)方法；、熟練掌握組合邏輯電路的分析方法和設(shè)計(jì)方法； 2、掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器、掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較器和加法器的邏輯功能及其應(yīng)用；和加法器的邏輯功能及其應(yīng)用； 3、學(xué)會(huì)閱讀、學(xué)會(huì)閱讀MSI器件的功

2、能表，并能根據(jù)設(shè)計(jì)要求器件的功能表，并能根據(jù)設(shè)計(jì)要求完成電路的正確連接；完成電路的正確連接； 4、掌握可編程邏輯器件的表示方法，會(huì)用、掌握可編程邏輯器件的表示方法，會(huì)用PLD實(shí)現(xiàn)實(shí)現(xiàn) 組合邏輯電路。組合邏輯電路。組合邏輯電路的一般框圖組合邏輯電路的一般框圖Li = f (A1, A2 , , An ) (i=1, 2, , m)工作特征工作特征: : 組合邏輯電路工作特點(diǎn)組合邏輯電路工作特點(diǎn): :在任何時(shí)刻，電路的輸出狀態(tài)只取在任何時(shí)刻，電路的輸出狀態(tài)只取決于同一時(shí)刻的輸入狀態(tài)而與電路原來(lái)的狀態(tài)無(wú)關(guān)。決于同一時(shí)刻的輸入狀態(tài)而與電路原來(lái)的狀態(tài)無(wú)關(guān)。組合邏輯電路的定義與結(jié)構(gòu)組合邏輯電路的定義與結(jié)構(gòu)

3、結(jié)構(gòu)特征結(jié)構(gòu)特征: =1 L1 B C A Z =L2 A1 A2 An L1 L2 Lm 組組合合邏邏輯輯電電路路 組合邏輯電路：組合邏輯電路：指輸出狀態(tài)指輸出狀態(tài)在任何時(shí)刻僅取決于同一時(shí)在任何時(shí)刻僅取決于同一時(shí)刻的輸入狀態(tài)，而與電路原刻的輸入狀態(tài)，而與電路原來(lái)的狀態(tài)無(wú)關(guān)的邏輯電路。來(lái)的狀態(tài)無(wú)關(guān)的邏輯電路。二、組合邏輯電路的分析步驟二、組合邏輯電路的分析步驟 4.1 組合邏輯電路的分析組合邏輯電路的分析1. 由邏輯圖寫出各輸出端的邏輯表達(dá)式；由邏輯圖寫出各輸出端的邏輯表達(dá)式；2. 化簡(jiǎn)和變換邏輯表達(dá)式；化簡(jiǎn)和變換邏輯表達(dá)式；3. 列出真值表；列出真值表；4. 根據(jù)真值表或邏輯表達(dá)式，根據(jù)真值

4、表或邏輯表達(dá)式， 結(jié)合各項(xiàng)知識(shí)和經(jīng)驗(yàn)等確定其功能。結(jié)合各項(xiàng)知識(shí)和經(jīng)驗(yàn)等確定其功能。 根據(jù)已知邏輯電路，經(jīng)分析確定電路的邏輯功能。根據(jù)已知邏輯電路，經(jīng)分析確定電路的邏輯功能。一、組合邏輯電路的分析一、組合邏輯電路的分析寫寫函函數(shù)數(shù)表表達(dá)達(dá)式式簡(jiǎn)簡(jiǎn)化化函函數(shù)數(shù)式式真真值值表表描描述述電電路路功功能能已已知知組組合合電電路路公式法公式法圖形法圖形法分析步驟框圖分析步驟框圖ABCY&邏輯圖邏輯圖邏輯表達(dá)式邏輯表達(dá)式 1 1 最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式化簡(jiǎn) 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABY從輸入到輸出逐級(jí)寫出ACBCABYYYY 321A B CY0 0 00 0

5、10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式 3 真值表真值表CABCABY 3 4 電路的邏電路的邏輯功能輯功能當(dāng)輸入當(dāng)輸入A、B、C中有中有2 2個(gè)或個(gè)或3 3個(gè)個(gè)為為1 1時(shí)，輸出時(shí)，輸出Y為為1 1，否則輸出，否則輸出Y為為0 0。所以這。所以這個(gè)電路實(shí)際上個(gè)電路實(shí)際上是一種是一種3 3人表決人表決用的組合電路：用的組合電路：只要有只要有2票或票或3票同意，表決票同意，表決就通過(guò)。就通過(guò)。 4 表決器表決器 三、組合邏輯電路的分析舉例三、組合邏輯電路的分析舉例 例：例： 分析如圖所示邏輯電路的功能。分析如圖所示邏輯電路的功能

6、。 = 1 = 1 L B C A Z LZC（1）寫出輸出的表達(dá)式）寫出輸出的表達(dá)式（2） 列寫真值表。列寫真值表。 )(CBAL 10010110 111011101001110010100000CBABAZ 00111100 （3）確定邏輯功能：）確定邏輯功能： 解：解：()ABCABC輸入變量的取值中有奇數(shù)輸入變量的取值中有奇數(shù) 個(gè)個(gè)1時(shí)，時(shí)，L為為1，否則，否則L為為0, 電路具有電路具有奇校驗(yàn)功能奇校驗(yàn)功能。如要實(shí)現(xiàn)偶校驗(yàn)，電路應(yīng)做何改變？如要實(shí)現(xiàn)偶校驗(yàn)，電路應(yīng)做何改變？思考題：思考題： B A 1 C Y X Z 1 1 & & & & & & 例：例：試分析下圖所示組合邏輯電路

7、的邏輯功能。試分析下圖所示組合邏輯電路的邏輯功能。解：解：（1 1） 根據(jù)邏輯電路寫出各輸出端的邏輯根據(jù)邏輯電路寫出各輸出端的邏輯 表達(dá)式，并進(jìn)行化簡(jiǎn)和變換。表達(dá)式，并進(jìn)行化簡(jiǎn)和變換。 X = ABABAY CACAZ （2 2） 列寫真值表列寫真值表 真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010BABA CACA X = ABABAY CACAZ 這個(gè)電路邏輯功能是對(duì)這個(gè)電路邏輯功能是對(duì)輸入的二進(jìn)制碼輸入的二進(jìn)制碼求反碼求反碼。最高位為符號(hào)位，最高位為符號(hào)位

8、，0表示正表示正數(shù)，數(shù)，1表示負(fù)數(shù)，正數(shù)的反表示負(fù)數(shù)，正數(shù)的反碼與原碼相同；負(fù)數(shù)的數(shù)碼與原碼相同；負(fù)數(shù)的數(shù)值部分是在原碼的基礎(chǔ)上值部分是在原碼的基礎(chǔ)上逐位求反。逐位求反。（3） 確定電路邏輯功能確定電路邏輯功能真值表真值表 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Y X C B A000011110011110001011010例：例：試分析圖示邏輯電路的功能。試分析圖示邏輯電路的功能。解：解：（1）寫表達(dá)式）寫表達(dá)式010BBG121BBG232BBG33BG 自然二進(jìn)制碼自然二進(jìn)制碼格雷碼格雷碼 0 0 0 1 0 0 0 1 0

9、 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0（2） 列真值表列真值表自然二進(jìn)制碼自然二進(jìn)制碼至至格雷碼格雷碼的轉(zhuǎn)換電路的轉(zhuǎn)換電路。B3B2B1B0G3G2G1G00 0 0 00 0 0 0（3 3）

10、邏輯功能）邏輯功能推廣推廣: 將將n位自然二進(jìn)制碼轉(zhuǎn)換成位自然二進(jìn)制碼轉(zhuǎn)換成n位格雷碼位格雷碼 Gi = Bi Bi+1 （i = 0、1、2、 n-2） Gn-1= Bn-101012123233BBGBB GBBGBG自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換: 4.1.1(a) ；4.1.6作業(yè)：1. 1. 邏輯抽象：根據(jù)實(shí)際邏輯問(wèn)題的因果關(guān)系確定輸入、輸邏輯抽象：根據(jù)實(shí)際邏輯問(wèn)題的因果關(guān)系確定輸入、輸出變量，并定義邏輯狀態(tài)的含義；出變量，并定義邏輯狀態(tài)的含義；2. 根據(jù)邏輯描述列出真值表；根據(jù)邏輯描述列出真值表；3. 由真值表寫出邏輯表達(dá)式由真值表寫出邏輯表達(dá)式; ;5. 畫

11、出邏輯圖。畫出邏輯圖。4. 根據(jù)器件的類型根據(jù)器件的類型, ,簡(jiǎn)化和變換邏輯表達(dá)式簡(jiǎn)化和變換邏輯表達(dá)式; ;二、組合邏輯電路的設(shè)計(jì)步驟二、組合邏輯電路的設(shè)計(jì)步驟 一、組合邏輯電路的設(shè)計(jì)一、組合邏輯電路的設(shè)計(jì) 根據(jù)實(shí)際邏輯問(wèn)題，求出所要求邏輯功能的最簡(jiǎn)單邏輯電路。根據(jù)實(shí)際邏輯問(wèn)題，求出所要求邏輯功能的最簡(jiǎn)單邏輯電路。4.2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)設(shè)計(jì)步驟框圖設(shè)計(jì)步驟框圖列列真真值值表表簡(jiǎn)簡(jiǎn)化化函函數(shù)數(shù)式式畫畫邏邏輯輯圖圖實(shí)實(shí)際際邏邏輯輯問(wèn)問(wèn)題題抽抽象象公式法公式法圖形法圖形法表達(dá)式變換表達(dá)式變換根據(jù)設(shè)計(jì)所用根據(jù)設(shè)計(jì)所用芯片要求芯片要求例：例：某火車站有特快、直快和慢車某火車站有特快

12、、直快和慢車三種類型三種類型的客運(yùn)的客運(yùn)列車進(jìn)出，試用兩輸入列車進(jìn)出，試用兩輸入與非門與非門和和反相器反相器設(shè)計(jì)一個(gè)指設(shè)計(jì)一個(gè)指示列車等待進(jìn)站的邏輯電路，示列車等待進(jìn)站的邏輯電路，3 3個(gè)指示燈個(gè)指示燈一、二、三一、二、三號(hào)分別對(duì)應(yīng)特快、直快和慢車。列車的號(hào)分別對(duì)應(yīng)特快、直快和慢車。列車的優(yōu)先級(jí)別優(yōu)先級(jí)別依依次為特快、直快和慢車，要求當(dāng)特快列車請(qǐng)求進(jìn)站次為特快、直快和慢車，要求當(dāng)特快列車請(qǐng)求進(jìn)站時(shí)，無(wú)論其它兩種列車是否請(qǐng)求進(jìn)站，一號(hào)燈亮。時(shí)，無(wú)論其它兩種列車是否請(qǐng)求進(jìn)站，一號(hào)燈亮。當(dāng)特快沒有請(qǐng)求，直快請(qǐng)求進(jìn)站時(shí)，無(wú)論慢車是否當(dāng)特快沒有請(qǐng)求，直快請(qǐng)求進(jìn)站時(shí)，無(wú)論慢車是否請(qǐng)求，二號(hào)燈亮。當(dāng)特快和直

13、快均沒有請(qǐng)求，而慢請(qǐng)求，二號(hào)燈亮。當(dāng)特快和直快均沒有請(qǐng)求，而慢車有請(qǐng)求時(shí)，三號(hào)燈亮。車有請(qǐng)求時(shí)，三號(hào)燈亮。解：解：（1） 邏輯抽象邏輯抽象輸入信號(hào)輸入信號(hào): I0、I1、I2分別為特快、直快和慢車的進(jìn)站請(qǐng)求分別為特快、直快和慢車的進(jìn)站請(qǐng)求信號(hào)且信號(hào)且有進(jìn)站請(qǐng)求有進(jìn)站請(qǐng)求時(shí)為時(shí)為1，沒有請(qǐng)求沒有請(qǐng)求時(shí)為時(shí)為0。輸出信號(hào)輸出信號(hào): L0、L1、L2分別為分別為3個(gè)指示燈的狀態(tài)，個(gè)指示燈的狀態(tài)， 且且燈亮燈亮為為1，燈滅燈滅為為0。輸輸 入入輸輸 出出I0 I1 I2 L0 L1 L2 000000110001010001001根據(jù)題意列出根據(jù)題意列出真值表真值表 （2 2）根據(jù)真值表寫出）根據(jù)真值

14、表寫出各輸出各輸出邏輯表達(dá)式邏輯表達(dá)式：101IIL 2102IIIL L0 = I0假假設(shè)設(shè)00IL 101IIL 2102IIIL （3）根據(jù)要求將上式變換為與非形式）根據(jù)要求將上式變換為與非形式 I0 L0 L1 I1 I2 L2 & 1 1 1 & & 1 1 （4）根據(jù)輸出邏輯表達(dá)式畫出邏輯圖）根據(jù)輸出邏輯表達(dá)式畫出邏輯圖00IL 101IIL 2102IIIL 2例：例：設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)將將8421BCD碼轉(zhuǎn)換成余碼轉(zhuǎn)換成余3BCD碼的碼變換電路。碼的碼變換電路。 輸入輸入 8421碼碼 輸出余輸出余3碼碼 B3 B2 B1 B0 E3 E2 E 1 E0（2）畫卡諾圖）畫卡諾圖解

15、：解：（1）列真值表）列真值表 0 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 0100 01 11 10001110B1B0B3B211111E E3 30100 01 11

16、 10001110B1B0B3B211111E E2 20100 01 11 10001110B1B0B3B211111E E1 10100 01 11 10001110B1B0B3B211111E E0 0（3 3）求最簡(jiǎn)邏輯表達(dá)式）求最簡(jiǎn)邏輯表達(dá)式0100 01 11 10001110B1B0B3B211111E E2 20100 01 11 10001110B1B0B3B211111E E1 10100 01 11 10001110B1B0B3B211111E E0 0E E3 30100 01 11 10001110B1B0B3B211111120233BBBBBE01212022BB

17、BBBBBE01011BBBBE00BE（4）電路圖）電路圖化成化成與非與非邏輯表達(dá)式：邏輯表達(dá)式：8421BCD碼余3碼12023120233BBBBBBBBBBE012120201212022BBBBBBBBBBBBBBE010101011BBBBBBBBE00BE例：例：試設(shè)計(jì)一個(gè)碼轉(zhuǎn)換電路，將試設(shè)計(jì)一個(gè)碼轉(zhuǎn)換電路，將4位位格雷碼格雷碼轉(zhuǎn)換為轉(zhuǎn)換為自自然二進(jìn)制碼然二進(jìn)制碼。可以采用任何邏輯門電路來(lái)實(shí)現(xiàn)?？梢圆捎萌魏芜壿嬮T電路來(lái)實(shí)現(xiàn)。解：解：(1) 明確邏輯功能，列出真值表。明確邏輯功能，列出真值表。 設(shè)輸入變量為設(shè)輸入變量為G3、G2、G1、G0為格雷碼，輸出變量為格雷碼，輸出變量B B

18、3、B B2、B B1和和B B0為自然二進(jìn)制碼。當(dāng)輸入格雷碼按照從為自然二進(jìn)制碼。當(dāng)輸入格雷碼按照從0 0到到1515遞遞增排序時(shí)，可列出邏輯電路真值表。增排序時(shí)，可列出邏輯電路真值表。0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 B3 B2 B1 B0 G3 G2 G1 G0 輸輸 出出 輸輸 入入 1 1 1 1 1 0 0 0 1 1 1 0 1 0 0 1 1 1 0 1 1

19、0 1 1 1 1 0 0 1 0 1 0 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 0 0 0 1 1 0 0 B3 B2 B1 B0 G3 G2 G1 G0 輸輸 出出 輸輸 入入 邏輯電路邏輯電路真值表真值表 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B3 G0 G2 G3 G1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B2 G0 G2 G3 G1 (2) 畫出各輸出函數(shù)的卡諾圖，并化簡(jiǎn)和變換。畫出各輸出函數(shù)的卡諾圖，并化簡(jiǎn)和變換。3 3 G B 2 B 2 G 3 G 2 G 3 G

20、 2 G 3 G 1 B 1 G 2 G 3 G 1 G 2 G 3 G 1 G 2 G 3 G 1 G ( 2 G 3 G ) ) 2 G 3 G 1 G 2 G 3 G ) ) 2 G 3 G 1 G 3 G 2 G 1 G 0 B 3 G 2 G 1 G 0 G 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 B1 B0 G2 G3 G1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 B0 G0 G2 G3 G1 G0(3) 根據(jù)邏輯表達(dá)式，畫出邏輯圖。根據(jù)邏輯表達(dá)式，畫出邏輯圖。 =1 B0 B1 B2 B3 G0 G1 G2 G3 =1 =1 4.2

21、.7 作業(yè)：4.3 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)4.3.1 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因4.3.2 消去競(jìng)爭(zhēng)冒險(xiǎn)的方法消去競(jìng)爭(zhēng)冒險(xiǎn)的方法 競(jìng)爭(zhēng)：競(jìng)爭(zhēng)：冒險(xiǎn)：冒險(xiǎn)：信號(hào)經(jīng)由不同的途徑到達(dá)某一會(huì)合點(diǎn)的時(shí)間有先有后。信號(hào)經(jīng)由不同的途徑到達(dá)某一會(huì)合點(diǎn)的時(shí)間有先有后。由于競(jìng)爭(zhēng)而引起電路輸出由于競(jìng)爭(zhēng)而引起電路輸出發(fā)生瞬間錯(cuò)誤發(fā)生瞬間錯(cuò)誤( (）的現(xiàn)象。的現(xiàn)象。tpd4.3.1 產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因在輸出端產(chǎn)生尖峰干擾在輸出端產(chǎn)生尖峰干擾代數(shù)法代數(shù)法當(dāng)函數(shù)表達(dá)式可以化成：當(dāng)函數(shù)表達(dá)式可以化成：AAFAAF即含有互補(bǔ)變量，即含有互補(bǔ)變量，A A變量變化可能引起冒險(xiǎn)。

22、變量變化可能引起冒險(xiǎn)?？ㄖZ圖法卡諾圖法ABC0100011110 000 0 1 1 11如函數(shù)卡諾圖上有包圍圈如函數(shù)卡諾圖上有包圍圈相切相切，且相切處又無(wú)其，且相切處又無(wú)其他圈包含，則可能有冒險(xiǎn)。他圈包含，則可能有冒險(xiǎn)。競(jìng)爭(zhēng)冒險(xiǎn)的判斷：競(jìng)爭(zhēng)冒險(xiǎn)的判斷： 或或1. 1. 發(fā)現(xiàn)并消除互補(bǔ)變量發(fā)現(xiàn)并消除互補(bǔ)變量 A B C 1 & L B = C = 0時(shí)時(shí) 為消掉為消掉AA，變換邏輯函數(shù)式為，變換邏輯函數(shù)式為 ) )( ( C A B A L 可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)?？赡艹霈F(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。A A L BC B A AC L 4.3.2 消去競(jìng)爭(zhēng)冒險(xiǎn)的方法消去競(jìng)爭(zhēng)冒險(xiǎn)的方法 2. 增加乘積項(xiàng)增加乘積項(xiàng), ,

23、避免互補(bǔ)項(xiàng)相加避免互補(bǔ)項(xiàng)相加 A AC CB C B 1 & & 1 L ， 當(dāng)當(dāng)A=B=1時(shí)，有：時(shí)，有：C B AC L 當(dāng)當(dāng)A=B=1時(shí)：時(shí)：C B AC L 1 CCLC B AC AB C C L AB 0 1 A 0 0 0 1 0 1 1 1 L B C 00 01 11 10 冗余冗余項(xiàng)項(xiàng)3. 輸出端并聯(lián)電容器輸出端并聯(lián)電容器 如果邏輯電路在較慢速度下工作，為了消去競(jìng)爭(zhēng)冒險(xiǎn)，如果邏輯電路在較慢速度下工作，為了消去競(jìng)爭(zhēng)冒險(xiǎn)，可以在輸出端并聯(lián)一電容器，致使輸出波形上升沿和下降可以在輸出端并聯(lián)一電容器，致使輸出波形上升沿和下降沿變化比較緩慢，可對(duì)于很窄的負(fù)跳變脈沖起到平波的作沿變化比

24、較緩慢，可對(duì)于很窄的負(fù)跳變脈沖起到平波的作用。用。420pF C C AC CB L 吸收法吸收法 電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期間輸出的電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期間輸出的信號(hào)才有效，可以避免毛刺影響輸出波形。信號(hào)才有效，可以避免毛刺影響輸出波形。加取樣加取樣( (選通選通) )脈沖：脈沖：4. 取樣法取樣法4.3.4作業(yè)：4.4 若干典型的組合邏輯集成電路若干典型的組合邏輯集成電路4.4.1 編碼器編碼器 4.4.2 譯碼器譯碼器/數(shù)據(jù)分配器數(shù)據(jù)分配器 4.4.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 4.4.4 數(shù)值比較器數(shù)值比較器 4.4.5 算術(shù)運(yùn)算電路算術(shù)運(yùn)算電路 1. 編碼

25、器編碼器 (Encoder)的概念的概念編碼：編碼：賦予二進(jìn)制代碼特定含義的過(guò)程稱為編碼。賦予二進(jìn)制代碼特定含義的過(guò)程稱為編碼。如：如：8421BCD碼中，用碼中，用1000表示數(shù)字表示數(shù)字8如：如：ASCII碼中，用碼中，用1000001表示字母表示字母A編碼器：編碼器：具有編碼功能的邏輯電路。具有編碼功能的邏輯電路。4.4.1 編碼器編碼器能將每一個(gè)編碼輸入信號(hào)變換能將每一個(gè)編碼輸入信號(hào)變換為不同的二進(jìn)制的代碼輸出。為不同的二進(jìn)制的代碼輸出。 如如8線線-3線編碼器線編碼器：將：將8個(gè)輸入的信號(hào)分別編成個(gè)輸入的信號(hào)分別編成 8個(gè)個(gè) 3位二進(jìn)制數(shù)碼位二進(jìn)制數(shù)碼輸出。輸出。如如BCD編碼器編碼

26、器：將：將10個(gè)編碼輸入信號(hào)分別編成個(gè)編碼輸入信號(hào)分別編成10 個(gè)個(gè)4位碼輸出。位碼輸出。編碼器的邏輯功能編碼器的邏輯功能：思考題思考題：7位固話號(hào)碼可供多少用戶使用，升位后呢？位固話號(hào)碼可供多少用戶使用，升位后呢？普通編碼器：普通編碼器：任何時(shí)候只允許輸入一個(gè)有效編碼信號(hào)，任何時(shí)候只允許輸入一個(gè)有效編碼信號(hào)， 否則輸出就會(huì)發(fā)生混亂。否則輸出就會(huì)發(fā)生混亂。優(yōu)先編碼器：優(yōu)先編碼器：允許同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)。允許同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)。 當(dāng)同時(shí)輸入幾個(gè)有效編碼信號(hào)時(shí)，優(yōu)先編碼器當(dāng)同時(shí)輸入幾個(gè)有效編碼信號(hào)時(shí)，優(yōu)先編碼器 能按預(yù)先設(shè)定的優(yōu)先級(jí)別，只對(duì)其中優(yōu)先權(quán)能按預(yù)先設(shè)定的優(yōu)先級(jí)別，

27、只對(duì)其中優(yōu)先權(quán) 最高的一個(gè)進(jìn)行編碼。最高的一個(gè)進(jìn)行編碼。2. 編碼器的分類編碼器的分類： 普通編碼器普通編碼器 優(yōu)先編碼器。優(yōu)先編碼器。討論討論 ：編碼原則編碼原則 。二進(jìn)制編碼器的結(jié)構(gòu)框圖二進(jìn)制編碼器的結(jié)構(gòu)框圖普通二進(jìn)制編碼器：普通二進(jìn)制編碼器：3. 編碼器的工作原理編碼器的工作原理 I 0 I 1 Y n - 1 Y 0 Y 1 1 n 2 - - I 二進(jìn)制二進(jìn)制 編碼器編碼器 2 n 個(gè)個(gè) 輸入輸入 n 位二進(jìn)位二進(jìn) 制碼輸出制碼輸出 4線線2線普通二進(jìn)制編碼器線普通二進(jìn)制編碼器 1000010000100001Y0Y1I3I2I1I0 （b）邏輯功能表）邏輯功能表編碼器的輸入為編碼器

28、的輸入為高電平有效高電平有效。 Y1 Y0 I0 I1 I2 I3 （a）邏輯框圖）邏輯框圖4輸輸入入二進(jìn)制碼輸二進(jìn)制碼輸出出11011000321032100321032101IIIIIIIIYIIIIIIIIY 思考題：思考題：普通編碼器的輸入信號(hào)為何要相互排斥？普通編碼器的輸入信號(hào)為何要相互排斥？ 思考題：思考題：該電路是否可以再簡(jiǎn)化？該電路是否可以再簡(jiǎn)化？321032100321032101IIIIIIIIYIIIIIIIIY I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 當(dāng)所有的輸入都為當(dāng)所有的輸入都為1時(shí)，時(shí)， Y1Y0 = ？Y1Y0 = 00無(wú)法輸

29、出有效編碼。無(wú)法輸出有效編碼。結(jié)論：結(jié)論：普通編碼器不能同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)！普通編碼器不能同時(shí)輸入兩個(gè)以上的有效編碼信號(hào)！ I0 I1 I2 I3 1 1 1 1 & & & 1 Y0 Y1 & 1 I2 = I3 = 1 , I1= I0= 0時(shí)，時(shí)， Y1Y0 = ？Y1Y0 = 00321032100321032101IIIIIIIIYIIIIIIIIY 當(dāng)有兩個(gè)輸入信號(hào)同時(shí)當(dāng)有兩個(gè)輸入信號(hào)同時(shí)有效時(shí)，如有效時(shí)，如I2和和I3同時(shí)有效同時(shí)有效時(shí)，將出現(xiàn)什么情況？時(shí)，將出現(xiàn)什么情況？思考思考：4. 鍵盤輸入鍵盤輸入8421BCD碼編碼器碼編碼器 2 3 4 5 6 7 8 9

30、0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 代碼輸出代碼輸出 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 使能標(biāo)志使能標(biāo)志 2 3 4 5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 編碼輸入編碼輸入 輸輸 入入 輸輸 出出 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 A

31、 B C D GS 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 111111110 1 0 0 1 1 111111110 1 1 0 0 0 1 11111110 1 1 0 1 1 1 1 1111110 1 1 1 0 1 1 0 1 111110 1 1 1 1 0 1 0 1 1 11110 1 1 1 1 1 0 1 0 0 1 1110 1 1 1 1 1 1 0 0 1 1 1 110 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 該編碼

32、器為輸入該編碼器為輸入低電平有效！低電平有效！鍵盤輸入鍵盤輸入8421BCD碼編碼器碼編碼器功能表功能表 思考題：思考題：優(yōu)先編碼器原理及其優(yōu)點(diǎn)優(yōu)先編碼器原理及其優(yōu)點(diǎn) 。 5. 5. 優(yōu)先編碼器優(yōu)先編碼器 優(yōu)先編碼器的提出：優(yōu)先編碼器的提出： 實(shí)際應(yīng)用中，經(jīng)常有兩個(gè)或更多實(shí)際應(yīng)用中，經(jīng)常有兩個(gè)或更多 輸入編碼信號(hào)同時(shí)有效。輸入編碼信號(hào)同時(shí)有效。 必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允必須根據(jù)輕重緩急，規(guī)定好這些外設(shè)允許操作的先后次序，即許操作的先后次序，即優(yōu)先級(jí)別優(yōu)先級(jí)別。 識(shí)別多個(gè)編碼請(qǐng)求信號(hào)的優(yōu)先級(jí)別，并識(shí)別多個(gè)編碼請(qǐng)求信號(hào)的優(yōu)先級(jí)別，并進(jìn)行相應(yīng)編碼的邏輯部件稱為進(jìn)行相應(yīng)編碼的邏輯部件稱為優(yōu)先

33、編碼器優(yōu)先編碼器。4線線2 線優(yōu)先編碼器線優(yōu)先編碼器（1）列出功能表）列出功能表輸輸 入入輸輸 出出I0 I1 I2 I3 Y1 Y0 100000100011010111高高低低（2）寫出邏輯表達(dá)式）寫出邏輯表達(dá)式（3）畫出邏輯電路）畫出邏輯電路（略）（略）輸入編碼信號(hào)高電平有效，輸出為二進(jìn)制代碼輸入編碼信號(hào)高電平有效，輸出為二進(jìn)制代碼輸入編碼信號(hào)優(yōu)先級(jí)從高到低為輸入編碼信號(hào)優(yōu)先級(jí)從高到低為I0I3 輸入為輸入為I3 I0 ，輸出為輸出為Y1 Y03 3 2 1 I I I Y + = 3 3 2 1 0 I I I I Y + = 優(yōu)先編碼器優(yōu)先編碼器CD4532的邏輯符號(hào)、引腳圖的邏輯符

34、號(hào)、引腳圖6. 集成電路編碼器集成電路編碼器 CD4532 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EI EO GS 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 I4 I5 I6 I7 EI Y2 Y1 GND VCC EO GS I3 I2 I1 I0 Y0 邏輯符號(hào)邏輯符號(hào)引腳圖引腳圖 I2 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 & & 1 & 1 & & 1 1 1 & 1 G S 1 EO 1 1 & I1 I7 I6 I5 I4 I3 I0 EI Y2 Y1 Y0 CD4532電路圖電路圖

35、優(yōu)先編碼器優(yōu)先編碼器CD4532功能表功能表輸輸 入入輸輸 出出EI I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 GS EO LLLLLLHLLLLLLLLLLLLHHHHHHHLHLHHHLHLHLLHHLHHLHLLLHHLLHLHLLLLHLHHHLHLLLLLHLHLHLHLLLLLLHLLHHLHLLLLLLLHLLLHL思考題：思考題：為什么要設(shè)計(jì)為什么要設(shè)計(jì)GS、EO輸出信號(hào)？輸出信號(hào)？高電平輸入使能端高電平輸入使能端輸出使能端輸出使能端編碼器工作狀態(tài)標(biāo)志編碼器工作狀態(tài)標(biāo)志例：例：用二片用二片CD4532構(gòu)成構(gòu)成1616線線-4-4線優(yōu)先編碼器線優(yōu)先編碼器,

36、 ,其邏輯圖其邏輯圖如下圖所示，試分析其工作原理。如下圖所示，試分析其工作原理。 。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GSS GS1 G3 G2 G1 G0 L3 1 1 1 1 1 1 1 1 00 0 0 0 0 0無(wú)編碼輸出無(wú)編碼輸出0解：解：。 C

37、D4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 1 1 1 1 1 0 0 0 00若無(wú)若無(wú)有效電平有效電平輸入輸入 0 1 1 1思考題：思考題：哪塊芯片的優(yōu)先級(jí)高？哪塊芯片的優(yōu)先級(jí)高？1若有若有有效電平有效電平輸入輸入0000

38、1100 0。 CD4532(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS CD4532(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GSS GS1 G3 G2 G1 G0 L3 1 1 1 1 10 1 0 0 00若若有有有有效電平效電平輸入輸入 1 1 1 110111114.4.1作業(yè)：譯碼是編碼的逆過(guò)程，它能將二進(jìn)譯碼是編碼的逆過(guò)

39、程，它能將二進(jìn)制碼翻譯成代表某一特定含義的信制碼翻譯成代表某一特定含義的信號(hào)號(hào)( (即電路的某種狀態(tài)即電路的某種狀態(tài)) )。1.1.譯碼器的概念譯碼器的概念譯碼器：譯碼器：具有譯碼功能的邏輯電路。具有譯碼功能的邏輯電路。4.4.2 譯碼器譯碼器/ /數(shù)據(jù)分配器數(shù)據(jù)分配器譯碼：譯碼：2.2.譯碼器的分類譯碼器的分類唯一地址譯碼器唯一地址譯碼器代碼變換器代碼變換器將一系列代碼轉(zhuǎn)換成與之一一對(duì)將一系列代碼轉(zhuǎn)換成與之一一對(duì)應(yīng)的有效信號(hào)。應(yīng)的有效信號(hào)。 將一種代碼轉(zhuǎn)換成另一種代碼。將一種代碼轉(zhuǎn)換成另一種代碼。 二進(jìn)制譯碼器二進(jìn)制譯碼器 二二十進(jìn)制譯碼器十進(jìn)制譯碼器 顯示譯碼器顯示譯碼器常見的唯一地址譯碼

40、器：常見的唯一地址譯碼器： 2 2線線-4-4線譯碼器的邏輯電路線譯碼器的邏輯電路LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3 Y2 Y1 Y0 A0A1E輸出輸出 輸輸 入入 功能表功能表NoImageNoImageNoImageE1 A 11 1 &Y0Y1Y2Y3A0 Y0Y2Y1Y3EA 1A0 3013201210110010 0mAAY mAAY mAAY mAAY E當(dāng) 時(shí)地址輸入端地址輸入端輸入使能控制輸入使能控制端端二進(jìn)制譯碼器二進(jìn)制譯碼器 x0 x1 xn-1 0y 1y 21ny- EI 使能輸入使能輸入 二進(jìn)制二進(jìn)制譯碼器譯碼器 n 個(gè)輸個(gè)輸入

41、端入端使能輸使能輸入端入端2n個(gè)輸個(gè)輸出端出端設(shè)輸入端的個(gè)數(shù)為設(shè)輸入端的個(gè)數(shù)為n，輸出端的個(gè)數(shù)為，輸出端的個(gè)數(shù)為M , 則有則有: M=2n3. 集成電路譯碼器集成電路譯碼器(1) 74HC139集成譯碼器集成譯碼器 Y0 Y1 Y2 Y3 E A0 A1 A0 A1 0Y 1Y 2Y 3Y E 1/2 74x139 LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHHHY3 Y2 Y1 Y0 A0A1E輸出輸出輸輸 入入功能表功能表邏輯符號(hào)說(shuō)明邏輯符號(hào)說(shuō)明: : 邏輯符號(hào)框外部的邏輯符號(hào)框外部的符號(hào)，符號(hào)，表示外部輸入或輸出信號(hào)表示外部輸入或輸出信號(hào)名名稱，字母上面的稱，字母上面

42、的“”號(hào)說(shuō)號(hào)說(shuō)明該輸入或輸出是明該輸入或輸出是低電平有低電平有效效。符號(hào)框內(nèi)部的輸入、輸。符號(hào)框內(nèi)部的輸入、輸出變量表示其內(nèi)部的邏輯關(guān)出變量表示其內(nèi)部的邏輯關(guān)系。在推導(dǎo)表達(dá)式的過(guò)程中，系。在推導(dǎo)表達(dá)式的過(guò)程中，如果低有效的輸入或輸出變?nèi)绻陀行У妮斎牖蜉敵鲎兞可厦娴牧可厦娴摹啊碧?hào)參與運(yùn)算，號(hào)參與運(yùn)算，則在畫邏輯圖或驗(yàn)證真值表則在畫邏輯圖或驗(yàn)證真值表時(shí)，注意將其還原為低有效時(shí)，注意將其還原為低有效符號(hào)符號(hào)。 E1 A 11 1 &Y0Y1Y2Y3A0 Y0Y2Y1Y3EA 1A0 (2) 74HC138(74LS138)集成譯碼器集成譯碼器 A0 A1 A2 1E 2E E3 7Y GND VC

43、C 1Y 2Y 3Y 4Y 5Y 6Y 0Y 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 引腳圖引腳圖 邏輯圖邏輯圖 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 控控制制端端地地址址輸輸入入端端輸輸出出端端74HC138集成譯碼器集成譯碼器邏輯圖邏輯圖 E3 A0 A1 A2 1 1 0Y 1Y 1 2Y 3Y 1 1 1 1 & & & & & & & & 1 1 1 4Y 5Y 6Y 7Y 2E 1E & & & & & & & & & 討論討論 ：使能控制端的作用？使能控制端的作用？74HC138集

44、成譯碼器集成譯碼器功能表功能表2E1E0Y1Y2Y3Y4Y5Y6Y7YL H H H H H H H H H H L L H H L H H H H H H L H H L L H H H L H H H H H H L H L L H H H H L H H H H L L H L L H H H H H L H H H H H L L L H H H H H H L H H L H L L L H H H H H H H L H H L L L L H H H H H H H H L L L L L L H H H H H H H H H L H H H H H H H H H H H H

45、 H H H H H H A2 E3 輸輸 出出輸輸 入入A1 A0 用于功能擴(kuò)展用于功能擴(kuò)展2E1E0Y1Y2Y3Y4Y5Y6Y7YL H H H H H H H H H H L L H H L H H H H H H L H H L L H H H L H H H H H H L H L L H H H H L H H H H L L H L L H H H H H L H H H H H L L L H H H H H H L H H L H L L L H H H H H H H L H H L L L L H H H H H H H H L L L L L L H H H H H H

46、 H H H L H H H H H H H H H X H H H H H H H H H A2 E3 輸輸 出出輸輸 入入A1 A0 00120mAAAY10121mAAAY20122mAAAY30123mAAAY50125mAAAY60126mAAAY40124mAAAY70127mAAAY12345678910111213141516Y1Y2Y3Y4Y5Y6Y0GNDY7Y8Y9A3A2A1A0VCC A0 A1 A2 A3 1 1 1 1 1 1 1 1 & & & & & & & & & & Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 功能：功能：將將8421BCD

47、碼譯碼譯成為成為10個(gè)狀態(tài)輸出。個(gè)狀態(tài)輸出。 功能表功能表十進(jìn)十進(jìn) 制數(shù)制數(shù) BCD輸入輸入 輸輸 出出 A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 L L L L L H H H H H H H H H 1 L L L H H L H H H H H H H H 2 L L H L H H L H H H H H H H 3 L L H H H H H L H H H H H H 4 L H L L H H H H L H H H H H 5 L H L H H H H H H L H H H H 6 L H H L H H H H H H L H

48、 H H 7 L H H H H H H H H H H L H H 8 H L L L H H H H H H H H L H 9 H L L H H H H H H H H H H L 對(duì)于對(duì)于BCD代碼以外的代碼以外的6個(gè)個(gè)偽碼（偽碼（10101111）Y0 Y9 均為高電平。均為高電平。 集成二集成二十進(jìn)制譯碼器十進(jìn)制譯碼器74x42 A B C E Y0 Y1 Y7 Y5 Y2 Y6 Y4 Y3 例：例：已知下圖所示電路已知下圖所示電路輸入信號(hào)的波形，試畫出譯碼器輸出波形。輸入信號(hào)的波形，試畫出譯碼器輸出波形。 4.4.譯碼器的應(yīng)用譯碼器的應(yīng)用 74HC138 Y0 Y1 Y2 Y3

49、 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 C B A 解：解： 74H C138 Y0 Y1 +5V Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 1/274H C139 B0 B1 B2 B3 B4 (0) Y0 Y1 Y2 Y3 E A0 A1 24L 0L 7L 8L 15L 16L 23L 31L 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (I) 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3

50、 E2 E1 A0 A1 A2 74H C138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 (II) (III) 譯碼器的擴(kuò)展：譯碼器的擴(kuò)展：例：例：用用74HC139和和74HC138構(gòu)成構(gòu)成5線線-32線譯碼器。線譯碼器。解：解： 3 3線線8 8線譯碼器的線譯碼器的 含三變量函數(shù)的全部最小項(xiàng)。含三變量函數(shù)的全部最小項(xiàng)。Y Y0 0Y Y7 7基于這一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)?；谶@一點(diǎn)用該器件能夠方便地實(shí)現(xiàn)三變量邏輯函數(shù)。用譯碼器實(shí)現(xiàn)邏輯函數(shù)：用譯碼器實(shí)現(xiàn)邏輯函數(shù)：0120AAAY 0m 74HC138 Y0 Y1 Y2 Y3 Y4

51、 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 A0 +5V E Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C 11mCBAY 77mCBAY 22mBCAY . . .對(duì)對(duì)74x138,當(dāng)當(dāng)E3 =1 ，E2 = E1 = 0時(shí)時(shí),譯碼器正常工作譯碼器正常工作7620mmmm 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 7620mmmm ABCAL 例：例：用一片用一片74HC138實(shí)現(xiàn)函數(shù)實(shí)現(xiàn)函數(shù)解解: 首先將函數(shù)式變換為最小項(xiàng)之和的形式首先將函數(shù)式變換為最小項(xiàng)之和的形式 在譯碼器輸出端加一個(gè)與非門，即可實(shí)現(xiàn)給定

52、的組合邏輯函數(shù)。在譯碼器輸出端加一個(gè)與非門，即可實(shí)現(xiàn)給定的組合邏輯函數(shù)。 +5V A B C L & 7620YYYY ABCCABCBACBAL 用譯碼器實(shí)現(xiàn)邏輯函數(shù)發(fā)生器用譯碼器實(shí)現(xiàn)邏輯函數(shù)發(fā)生器 優(yōu)點(diǎn)：優(yōu)點(diǎn)：一個(gè)譯碼器可以用來(lái)實(shí)現(xiàn)多個(gè)含有相同一個(gè)譯碼器可以用來(lái)實(shí)現(xiàn)多個(gè)含有相同輸入變量的邏輯函數(shù)。輸入變量的邏輯函數(shù)。 缺點(diǎn)：缺點(diǎn)：邏輯函數(shù)的輸入變量個(gè)數(shù)邏輯函數(shù)的輸入變量個(gè)數(shù)不能大于不能大于譯碼譯碼器的地址輸入端個(gè)數(shù)。器的地址輸入端個(gè)數(shù)。（思考題：思考題：小于時(shí)怎么辦？）小于時(shí)怎么辦？）相當(dāng)于多輸出的單刀多擲開關(guān)，是一種能將從數(shù)相當(dāng)于多輸出的單刀多擲開關(guān)，是一種能將從數(shù)據(jù)分時(shí)送到多個(gè)不同的通

53、道上去的邏輯電路。據(jù)分時(shí)送到多個(gè)不同的通道上去的邏輯電路。數(shù)據(jù)分配器示意圖數(shù)據(jù)分配器示意圖 數(shù)數(shù)據(jù)據(jù)輸輸入入 通通道道選選擇擇信信號(hào)號(hào) Y0 Y1 Y7 5.5.用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配器用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配器 數(shù)據(jù)分配器：數(shù)據(jù)分配器： 74HC138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 E3 E2 E1 A0 A1 A2 +5V D= E2 E1 Y0 Y7 0 1 0Y231DYEE ABC當(dāng)當(dāng)ABC = 010 時(shí)，時(shí)，Y2=DC B A例例 ：用用74HC138組成數(shù)據(jù)分配器。組成數(shù)據(jù)分配器。地地址址輸輸入入 思考：思考：為什么數(shù)據(jù)從為什么數(shù)據(jù)從 E2 輸入？輸入？ 從其他管腳

54、可以嗎？從其他管腳可以嗎？解解 ：輸輸 入入輸輸 出出E E3 E E2 2 E E1 1 A2A1A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數(shù)據(jù)分配器時(shí)的譯碼器作為數(shù)據(jù)分配器時(shí)的功能表功能表 思考題：思考題：長(zhǎng)途、市話號(hào)碼如何譯碼長(zhǎng)途、市話號(hào)碼如何譯碼 ？6.6.顯示顯示譯碼器譯碼器 脈脈沖沖信信號(hào)號(hào) 計(jì)計(jì)數(shù)數(shù)

55、器器 譯譯碼碼器器 驅(qū)驅(qū)動(dòng)動(dòng)器器 顯顯示示器器 KHz 顯示譯碼器abcdfegACBD8421BCD8421BCD碼碼七段顯示碼七段顯示碼注意：一般要加限流電阻！注意：一般要加限流電阻！ 顯示譯碼器與數(shù)碼管的連接：顯示譯碼器與數(shù)碼管的連接：七段顯示譯碼器七段顯示譯碼器（1 1）最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。）最常用的顯示器有：半導(dǎo)體發(fā)光二極管和液晶顯示器。 a b c d e f g 共陽(yáng)極顯示器共陽(yáng)極顯示器 a b c d e f g 共陰極顯示器共陰極顯示器abcdfge顯示器分段布局圖顯示器分段布局圖七段七段LED數(shù)碼管數(shù)碼管123456ABCD654321DCBAT

56、itleNumberRevisionSizeBDate:15-Aug-2002Sheet of File:D:數(shù) 電 講 稿 -賈 立 新 徐 海 軍 BEIKE.DDBDrawn By:abfecdg9ab6COM810gdp725314fcdpCOMeda7b6c4d2e1f9g10dp5COM3,8數(shù)碼管外形 及引腳數(shù)碼管內(nèi)部結(jié)構(gòu)123456ABCD654321DCBATitleNumberRevisionSizeBDate:15-Aug-2002Sheet of File:D:數(shù) 電 講 稿 -賈 立 新 徐 海 軍 BEIKE.DDBDrawn By:abfecdg9ab6COM81

57、0gdp725314fcdpCOMeda7b6c4d2e1f9g10dp5COM3,8數(shù)碼管外形 及引腳數(shù)碼管內(nèi)部結(jié)構(gòu)常用的集成七段顯示譯碼器常用的集成七段顯示譯碼器 CMOS BCD七段顯示譯碼器七段顯示譯碼器74HC4511 a b c d e f g D0 74HC4511 D3 D2 D1 LT BL LE abcdfge顯示器分段布局圖顯示器分段布局圖LT HHLHHHHHLLHHHL9 HHHHHHHLLLHHHL8 LLLLHHHHHHLHHL7 HHHHHLLLHHLHHL6 HHLHHLHHLHLHHL5 HHLLHHLLLHLHHL4 HLLHHHHHHLLHH L3 HL

58、HHLHHLHLLHH L2 LLLLHHLHLLLHH L1 LHHHHHHLLLLHHL0g f e d c b a 字形字形輸輸 出出輸輸 入入十進(jìn)制十進(jìn)制或功能或功能D3 D2 D1 D0 BL LE CMOS BCD七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表燈測(cè)試輸入端燈測(cè)試輸入端滅燈輸入端滅燈輸入端鎖存滅燈輸入端鎖存滅燈輸入端abcdfge注意：注意：6的字形！的字形！ * HH H鎖鎖 存存熄滅熄滅LLLLLLL HL 滅滅 燈燈 HHHHHHH L 燈燈 測(cè)測(cè) 試試熄滅熄滅LLLLLLLHHHHHHL15熄滅熄滅LLLLLLLLHHHHHL14熄滅熄滅LLLLLL

59、LHLHHHHL13熄滅熄滅LLLLLLLLLHHHHL12熄滅熄滅LLLLLLLHHLHHHL11熄滅熄滅 LLLLLLLLHLHH HL10LT g f e d c b a 字形字形輸輸 出出輸輸 入入十進(jìn)制十進(jìn)制 或功能或功能 BLLE D3 D2 D1 D0 CMOS BCD七段顯示譯碼器七段顯示譯碼器74HC4511功能表功能表(續(xù)續(xù))CD4511CD4511與數(shù)碼管的連接原理圖：與數(shù)碼管的連接原理圖：BL例：例：由由74HC4511構(gòu)成構(gòu)成24小時(shí)及分鐘的譯碼電路。小時(shí)及分鐘的譯碼電路。 H7 H6 H5 H4 0 (0) 45114 顯示器顯示器4 1 (0) (I) (II)

60、(III) ag ag ag ag LT LE BL (III) D3 D2 D1 D0 LT LE BL (I) LT LE BL (II) LT LE BL 1 1 H3 H2 H1 H0 M7 M6 M5 M4 M3 M2 M1 M0 D3 D2 D1 D0 D3 D2 D1 D0 D3 D2 D1 D0 思考題：思考題：試分析小時(shí)高位是否具有零熄滅功能。試分析小時(shí)高位是否具有零熄滅功能。4解：解：討論討論 ：日常生活中什么地方用到了日常生活中什么地方用到了譯碼器、顯示器件？譯碼器、顯示器件？ 4.4.7 ；4.4.84.4.12 ；4.4.14作業(yè)：4.4.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器1