信號完整性SI學(xué)習(xí)筆記_chapter8

1、信號完整性分析chapter.8 傳輸線與反射信號沿互連線傳播時所受到的瞬態(tài)阻抗發(fā)生變化，一部分信號將被反射，另一部分發(fā)生失真并繼續(xù)傳播下去。這是單一網(wǎng)絡(luò)中多數(shù) SI 問題的主要原因。反射與失真使信號質(zhì)量下降，看起來像振鈴。只要有瞬態(tài)阻抗突變就會發(fā)生反射，線端或者互連線拓撲結(jié)構(gòu)發(fā)生改變的地方，如拐角，過孔，T型結(jié)構(gòu)，插接件和封裝處。因此設(shè)計互連線的目的在于盡可能保持信號受到的阻抗恒定。阻抗變化出的反射：將瞬態(tài)阻抗發(fā)生突變的地方稱為阻抗突變，或簡稱突變。反射的信號量由瞬態(tài)阻抗的變化量決定，若第一區(qū)域瞬態(tài)阻抗為Z1，第二個區(qū)域為Z2，反射信號與入射信號的幅值之比：其中兩區(qū)域阻抗差異越大，反射信號量

2、越大。最關(guān)心的就是反射系數(shù)，信號沿傳播線傳播時，遇到阻抗突變，將產(chǎn)生另一個波，兩波疊加，但方向是向源端。反射形成機理由上一特性，在設(shè)計高速板時，要運用以下設(shè)計要素：使用可控阻抗互連線傳輸線末端至少有一個終端匹配使用能使多分支產(chǎn)生影響最小的布線拓撲結(jié)構(gòu)最小化幾何結(jié)構(gòu)的不連續(xù)性產(chǎn)生反射：區(qū)域1,2交界面兩側(cè)電壓，電流應(yīng)該相等，否則兩側(cè)不等會產(chǎn)生無限大電場與磁場。V1=V2，I1=I2，而，I=V / R，當(dāng)區(qū)域阻抗不同時，關(guān)系式絕不會同時成立。為平衡系統(tǒng)，交界處區(qū)域1側(cè)產(chǎn)生反射回源端的電壓，唯一目的就是吸收入射信號和傳輸信號之間不匹配的電壓與電流。滿足的條件：且兩區(qū)域應(yīng)滿足：代換即最終，得到反射系

3、數(shù)同樣，可以推導(dǎo)出傳輸系數(shù)t沒有確切的原因知道怎么產(chǎn)生反射電壓，但知道反射電壓會遵循上述關(guān)系，電壓電流要保持連續(xù)阻性負載的反射假定傳輸線特性阻抗為50，傳輸線的終端匹配有三種情況：傳輸線的終端開路，末端未連接。末端瞬態(tài)阻抗為無窮大。反射系數(shù)為1。例：傳輸線末端與返回路徑短路，即末端阻抗為0。此時反射系數(shù)為-1，短路突變處測的電壓為（入射電壓與反射電壓之和）0V。特殊情況，終端阻抗等于傳輸線的特性阻抗，即匹配。反射系數(shù)此時為0，即無反射。當(dāng)傳輸線末端為一般性阻抗時，對其作出關(guān)系圖而終端處電壓是0V到2倍入射電壓之間，隨末端阻抗增大而增大。電源阻抗信號進入傳輸線時，驅(qū)動源總有內(nèi)阻。當(dāng)反射波返回源端

4、時，將源端的輸出阻抗作為瞬態(tài)阻抗，該阻抗決定了反射波再次反射回遠端的情況。其中接有終端電阻的輸出驅(qū)動器的簡單模型反彈圖進入傳輸線的實際電壓是由源電壓及內(nèi)阻和傳輸線組成的分壓器共同決定的。源電壓1V，內(nèi)阻10，傳輸線阻抗50，時延為1ns：當(dāng)內(nèi)阻小于傳輸線特性阻抗時，源端出現(xiàn)負反射，即振鈴現(xiàn)象，SPICE仿真：重要特性：遠端電壓最終逼近1V遠端開路處有時可能高于源電壓，由傳輸線分布參數(shù)L與C諧振產(chǎn)生。反射波形仿真采用仿真工具能簡化繁瑣的反射計算。使用SPICE電路模擬器或行為模擬器，可以模擬任意傳輸線路電路的性能，考慮到所有的特性。用TDR測量反射除仿真獲取波形外，還可以使用時域反射計TDR的特

5、殊儀器從物理互連線角度測量反射波。當(dāng)表征自身無電壓源的無源互連線特征時，TDR是合適的測量儀器。TDR是一個快速階躍信號發(fā)生器和高速采樣示波器。發(fā)出信號400mV，經(jīng)內(nèi)部校準(zhǔn)電阻與傳輸線特性阻抗分壓，分壓出200mV，被檢測到。DUT處如果為開路，反射電壓有200mV，疊加到測試點，會達到400mV；DUT若為短路，反射電壓-200mV，測試點測出0V。當(dāng)DUT為標(biāo)準(zhǔn)50時，無反射電壓，此時測量點電壓不變；DUT不是標(biāo)準(zhǔn)50時，會存在多次反射，測量點波形會變化。對4in長，末端開路的50與15傳輸線的TDR響應(yīng)。傳輸線與非故意突變設(shè)計電路板時，遇到以下情況，信號也仍會遇到阻抗突變：1、線末端2

6、、封裝引線3、輸入門電容4、信號層間的過孔5、拐角6、樁線7、分支8、測試焊盤9、返回路徑上的間隙10、過孔區(qū)域中的頸狀11、線交叉常用三種等效電路模型：理想電容、理想電感、短傳輸線（串或并）影響信號失真的兩個最重要的參數(shù)是信號的上升時間和阻抗突變的大小。經(jīng)驗法則：無特別指明，反射噪聲應(yīng)被控制在電壓擺幅的10%。端接處理最簡單的傳輸線電路由近端驅(qū)動器，短的可控阻抗互連線和遠端接收器組成。若信號在遠端高阻抗開路端和低端低阻抗驅(qū)動器間來回反彈。導(dǎo)線短可以掩蓋，較長時，歸結(jié)到振鈴問題。當(dāng)互連線延遲0.1ns時，所有反射都將發(fā)生。它們每0.2ns完成一次來回震蕩。簡單說，時延小于20%上升沿時間則不明

7、顯。經(jīng)驗法則：沒有終端端接的傳輸線的最大長度約為： Len max RT （單位 in 和 ns，這里比較的是數(shù)值）點對點拓撲的通用端接策略典型方法是在重要位置放置電阻，抑制至少一端的反射。源端串電阻是常用方法，端接電阻與驅(qū)動器內(nèi)阻之和等于傳輸線特性阻抗。（有無端阻）源端串電阻，相對于信號上升時間，傳輸線返回時延越長，臺型架形狀持續(xù)越長（已匹配）短串接傳輸線決定短傳輸線的特征有三個：突變引起的時延（TD）、突變處特性阻抗（Z0）、信號的上升時間（RT）。阻抗突變引起信號來回震蕩產(chǎn)生反射噪聲，為保持反射噪聲低于電壓擺幅5%，就要保證特性阻抗變化率小于10%。（電路板上阻抗的典型指標(biāo)為+/- 10

8、%）在傳輸線電路中，由于不連續(xù)性的時間延遲從0%增加到40%，在傳輸線路中反射和傳輸信號。（PS：原書有漏圖，此圖為另外補的）短樁線傳輸線的反射對于分支很短的傳輸線，稱為樁線。在分支點處容易產(chǎn)生來回震蕩于該點到源端的反射，應(yīng)用SPICE或行為仿真器是估計樁線對信號質(zhì)量的影響的唯一可行的方法。經(jīng)驗法則：樁線長度小于信號上升邊延伸的20%影響可忽略其中：BGA封裝中常遇到，因此設(shè)計中需要謹慎。容性終端負載的反射實際接收器都有約2pF的門輸入電容，另接收器封裝信號引線與返回路徑可能存在1pF的電容，若傳輸線末端排列3個存儲器，此處負載可能為10pF。時域中，電容阻抗：下面給出C分別2,5,10pF時

9、的傳輸信號波形：根據(jù)以前的經(jīng)驗時間常數(shù)e 為R,C乘積（電壓上升到1/e或37%的時間），因此10-90上升時間（經(jīng)驗）：模型可以看成RC充放電，R為傳輸阻抗連線中途容性負載反射測試焊盤、過孔、封裝引線或者連接到互連線中途的短樁線，都有集總電容器的作用。在線性上升邊中：其中經(jīng)驗法：電容阻抗應(yīng)大于特性阻抗5倍等效處理：若特性阻抗為50電容單位nF，RT單位ns容性時延累加容性負載產(chǎn)生的影響有兩類;接收端下沖噪聲遠端信號接收時間延遲電容與傳輸線如同RC濾波器，信號的10-90上升時間將增加。50%處的時延累加量稱為時延累加（the delay adder ）傳輸線阻抗50，2、5、10pF電容對應(yīng)

10、時延累加拐角與過孔的影響互連線出現(xiàn)拐角與過孔時，會對信號質(zhì)量造成影響。下圖為2個90拐角造成的信號突變。將拐角處導(dǎo)線放大近似處理成幾個正方形粗略估計出，其中仿真采用2個100pF或者說總?cè)萘?00pF電容進行，與實測結(jié)果非常接近。（65mil寬，50特性阻抗，r取4）經(jīng)驗法則：50傳輸線上的一個拐角的電容量（fF）約等于2倍線寬（mil）通常板上拐角電容量影響不會太大。過孔則對信號影響挺大，10層板中15in長均勻?qū)Ь€上分別帶過孔和不帶過孔測得TDR響應(yīng)，導(dǎo)線阻抗約58，線寬8mil，信號上升時間50ps。導(dǎo)線中，SMA接插件的過孔和線上通孔電容約0.4pF。時延計算：0.5*50*0.4=1

11、0ps。實際測量9ps，非常接近。有載線當(dāng)傳輸線上存在容性負載時，信號會發(fā)生失真，上升邊也會延長，每個分立電容會降低他附近的阻抗。均勻分布容性負載的傳輸線稱為有載線。對于均勻的無載傳輸線，特性阻抗、時延與單位長度電容和單位長度電感之間的關(guān)系：其中若導(dǎo)線每隔d1就分布一個容性負載C1，導(dǎo)線單位長度分布電容將上升為（C0l + C1/d1）從而導(dǎo)線的特性阻抗和時延變?yōu)槠渲懈行酝蛔儺a(chǎn)生的反射連接到傳輸線上的任何串聯(lián)都有相應(yīng)串聯(lián)回路電感。信號會把回路電感認為成附加在傳輸線上的突變。信號將出現(xiàn)先升后降的非單調(diào)性變化，有可能引起誤觸發(fā)。線性上升的上升沿通過電感時的阻抗其中為確保電感阻抗低于導(dǎo)線阻抗的20%，可允許的最大感性突變約：其中在高頻時，軸向式電阻已經(jīng)不再適用，串聯(lián)回路電感有10nH，而SMT式僅為2nH，分別用上述法則，RT最短分別為1ns和0.2ns。RT低到100ps時，SMT也不適用了，需要更高性能的SMT封裝或者集成至電路板、封裝中的電阻器。其中感性突變分別為0,1,5,10nH時接收信號的時延累加：補償設(shè)計中常用插接件，電路中的串聯(lián)回路電感不可避免，采用補償?shù)姆绞降窒@樣的噪