結構與原理PPT學習教案

1、會計學1結構與原理結構與原理 主要內容第一節(jié) C54x結構特點第二節(jié) C54x CPU的基本結構第三節(jié) C54x存儲器第四節(jié) CPU的狀態(tài)和控制寄存器第1頁/共34頁第一節(jié) C54x DSP的主要特點DSP采用改進型哈佛結構和多總線結構一.C54x 采用改進型哈佛結構 計算機總線結構分類：1.馮諾依曼結構2.哈佛結構3.改進的哈佛結構：第2頁/共34頁1. 1. 馮馮諾依曼結構諾依曼結構特點：程序和數據共用一個存儲器空間。統(tǒng)一編址，依靠指令計數器提供的地址來區(qū)分是指令數據還是地址。第3頁/共34頁由于對數據和程序進行分時讀寫，所以執(zhí)行速度慢。 這種結構使計算機結構得到簡化，所以是計算機發(fā)展的一

2、個 標準。 但不適合數字信號處理器。第4頁/共34頁2. 2. 哈佛結構哈佛結構(1)(1) 程序和數據有獨立的存儲空間，有各自獨立的程序總線和數據總線。因此，可以同時對數據和程序進行尋址。第5頁/共34頁2. 2. 哈佛結構哈佛結構(2(2) )第6頁/共34頁3.3.改進的哈佛結構改進的哈佛結構(1)(1) 改進的哈佛結構是對基本哈佛結構的改進，改進之處：在數據總線和程序總線之間有局部的交叉連接。 因此，允許數據存放在數據存儲器中，并被算術運算指令直接使用。另外：指令可以存儲在高速緩存器(Cache)中,省去從存儲器中額外的讀取指令時間。第7頁/共34頁3.改進的哈佛結構(2)改進之處:在

3、數據總線和程序總線之間有局部的交叉連接。第8頁/共34頁解決了總線擁擠問題，提高了運算速度提供了總線數據交換器，保證了靈活性程序總線與數據總線寬度可以不同，可支持更強大的 并行操作指令集以及保證足夠高的運算精度從結構上為流水線操作等硬件特性提供了基礎改進的哈佛結構的優(yōu)點改進的哈佛結構的優(yōu)點C54x總線結構采用的是改進的哈佛結構第9頁/共34頁二、C54x DSP的總線結構地址總線(4條)：PAB、CAB、DAB、EAB 傳送執(zhí)行指令所需的地址。程序總線：PB/PAB 從程序存儲器取指令代碼和取操作數。數據總線(3條)：CB/CAB、DB/DAB、EB/EAB其中： C、D 數據總線：傳送來自數

4、據存儲器中的 操作數 (分別是C高位、D低位) E數據總線：將數據寫入數據存儲器。C54x片內有8條16位主總線第10頁/共34頁第二節(jié) C54x CPU的基本結構一、40位算術邏輯運算單元(ALU)二、1個40位Shifter三、2個40位累加器A、B四、乘法器/加法器五、比較、選擇、存儲單元(CSSU) 六、指數編碼器(Exponent Encoder) 第11頁/共34頁PC,IPTR,RC,BRC,RSA,REAPAB系統(tǒng)控制接口程序地址發(fā)生器邏輯(PAGEN)數據地址發(fā)生器邏輯(DAGEN)ARAU0,ARAU1AR0-AR7ARP,BK,DP,SP存儲器和外部接口外設接口PBCAB

5、CBDABDBEABEABEXP編碼器MUXT寄存器符號控制符號控制A(40)符號控制符號控制B(40)XDDTAAPCD乘法器17x17MUX小數MUX加法器(40)零溢出循環(huán)ALU(40)AB0A AB 符號控制A桶狀移位器MSW/LSW選擇COMPTRNTCMUXSSA注釋:A 累加器A B 累加器B C CB數據總線 D DB數據總線 E EB數據總線 M MAC單元 P PB程序總線 S 桶狀移位器 T T寄存器 U ALUE第12頁/共34頁GP I/OD(15-0)A(19-0)Program/Data Buses Timer Program/Data RAMCh 0Ch 1Ch

6、 2Ch 3Ch 4Ch 5DMA Timer Program/Data ROMPeripheral BusRND, SAT17 x 17 MPY40-Bit AdderMACShifter40-Bit Barrel(-16, 31)EXP Encoder40-Bit ALUCMPS Operator(VITERBI)ALUAccumulators40-Bit ACC A40-Bit ACC B8 Auxiliary Registers2 Addressing UnitsAddressing Unit Host PortInterface (HPI) Multichannel Buffered

7、Serial Port (McBSP)JTAG Test/EmulationControlMultichannel BufferedSerial Port (McBSP) PLL Clock Generator S/W WaitstateGeneratorPower ManagementC54x 結構框圖CPU第13頁/共34頁一、算術邏輯運算單元ALU(1) 作用：ALU和A、B一起，完成2二進制補碼算術運算和布爾運算。 ALU可以執(zhí)行不同的運算方式：雙精度和雙16位運算 (由ST1寄存器的C16位決定)第14頁/共34頁一、算術邏輯運算單元ALU(2)(1)ALU 的輸入X輸入端(2個來源

8、)：Shifter的輸出和DB的操作數Y輸入端(4個來源)：A數據、B數據、CB的操作數和T寄存器中的數據(2)ALU 的輸出(輸出為40位)輸出端：累加器A或累加器B第15頁/共34頁二、桶形移位器(Barrel Shifter，40位)作用：為輸入數據定標如：1.對ALU輸入數據定標2.對累加器值進行算術或邏輯移位3.對累加器歸一化處理4.對將要存儲的來自累加器的數值進行定標。例：ADD A,-4,B ；將累加器A右移4位后加到B中第16頁/共34頁桶形移位器的輸入/輸出(1)Shifter的輸入 DB(16位數)、 DB、CB(32位數)、累加器A或B(40位數)(2)Shifter的輸

9、出 ALU的一個輸入端(40位數)、EB總線(16位數)Shitter移位大小方向、是否帶符號移位由SXM位和ASM決定(SXM和ASM位在ST1中)例：ADD A,ASM,B ；將累加器A按照ASM規(guī)定的 ；移位數移位后加到B中第17頁/共34頁39-3231-1615-0累加器累加器AAGAHAL保護位保護位高階位高階位低階位低階位39-3231-1615-0累加器累加器BBGBHBL保護位保護位高階位高階位低階位低階位三、 累加器A、B(40bit)累加器是ALU或乘法器/加法器的目的寄存器A、B都可分為如下三部分：AG、AH、AL、BG、BH、BL都是MMR寄存器保護位AG：防止計算過

10、程中溢出A和B的差別：A(31 16)可作為乘法器輸入第18頁/共34頁四、乘法器/加法器MAC(1)含有1個1717位硬件乘法器和1個40位專用加法器作用：在1個周期內完成1次乘法累加運算溢出方式由OVM位決定，整數還是小數相乘由FRCT位決定(OVM和FRCT位在ST1寄存器中)第19頁/共34頁四、乘法器/加法器MAC(2)(1)Multiplier的輸入XM：來自T寄存器、A(32-16bit)、DBYM：來自A(32-16bit)、DB、CB、PB(2) Multiplier的輸出到Adder的XA端(3)Adder的輸入XA：來自Multiplier的輸出YA：累加器A、B(4)A

11、dder的輸出累加器A、B第20頁/共34頁五、比較、選擇、存儲單元(CSSU) 作用：在通信中常常用到Viterbi算法，CSSU是專門為此算法設計的。CSSU組成框圖 專用指令專用指令CMPS 例：例：CMPS A, Smem ；把A的高16位和低16比較， 把大的值放到Smem指定的 數據存儲單元第21頁/共34頁六、指數編碼器(Exponent Encoder) 作用：求累加器中數值的指數，以便實現定點與浮點之間的轉換EXP組成框圖專用指令：EXP、NORM第22頁/共34頁第三節(jié) C54x的存儲器第23頁/共34頁 C54x片內存儲器有ROM、DARAM和SARAM，取決于芯片的型號

12、。如表所示。第24頁/共34頁C54x尋址空間 C54x DSP可以尋址3個獨立的存儲空間(共198K字)64K字程序存儲空間64K字數據存儲空間64K字I/O空間(C548、C549存儲空間可擴展到8192K字) 所有54x DSP都有片內RAM和ROM，和片外存儲器相比，訪問時不需插入等待周期。第25頁/共34頁C54x尋址空間配置C54x尋址空間配置由PMST寄存器中的3個狀態(tài)位決定MP/MC位若MP/MC=0，微機模式,則片內ROM安排到程序空間若MP/MC=1, 微處理器模式,則片內ROM不安排到程序空間OVLY位若OVLY=1， 則片內RAM安排到程序和數據空間若OVLY=0， 則

13、片內RAM只安排到數據存儲空間 第26頁/共34頁其中PMST寄存器位如下圖：C54x尋址空間配置(續(xù))DROM位當DROM=1，則部分片內ROM安排到數據空間當DROM=0，則片內ROM不安排到數據空間 DROM如何用法與MP/MC的用法無關15-76543210IPTRMP/MC# OVLY AVISDROM CLKOFF SMULSSTR/WR/WR/WRRRR/WR/W第27頁/共34頁1. 程序存儲器(Program Memory)自舉加載程序(bootloader)：HPI、串口、I/O空間、并行口自舉加載256字律壓擴表(美國模式)256字A律壓擴表(歐洲、中國模式)256字正弦

14、函數值查找表中斷向量表 C5402有4K字片內ROM，其中低2K地址空間(F000hF7FFh)保留，高2K地址空間(F800hFFFF)中的內容由I公司定義。第28頁/共34頁C5402 ROM安排如下：第29頁/共34頁C54可尋址數據存儲器容量64K字 片內數據存儲器： SRAM、DARAM，其中C5402有16K字DARAM。 通過軟件，片內ROM也可以映射為數據存儲器空間2. 數據存儲器(Data Memory)(1)第30頁/共34頁 C54x數據存儲器包括部分存儲器映射寄存器，這些寄存器駐留在前1K字中。其中 CPU寄存器駐留在0000h001Fh 外設寄存器駐留在0020h00

15、5FhC5402數據存儲器被分為兩個8K的塊，如圖所示： 2. 數據存儲器(2)第31頁/共34頁地址地址CPU寄存器名稱寄存器名稱地址地址CPU寄存器名稱寄存器名稱0IMR(中斷屏蔽寄存器)12AR2(輔助寄存器2)1IFR(中斷標志寄存器)13AR3(輔助寄存器3)25保留(用于測試)14AR4(輔助寄存器4)6ST0(狀態(tài)寄存器0)15AR5(輔助寄存器5)7ST1(狀態(tài)寄存器1)16AR6(輔助寄存器6)8AL(累加器A低字節(jié),150位)17AR7(輔助寄存器7)9AH(累加器A高字節(jié),3116位)18SP(堆棧指針)AAG(累加器A保護位,3932位)19BK(循環(huán)緩沖區(qū)長度寄存器)BBL(累加器B低字節(jié),150位)1ABRC(塊重復計數器)CBH(累加器B高字節(jié),3116位)1BRSA(塊重復起始地址寄存器)DBG(累加器B保護位,3932位)1CREA(塊重復結束地址寄存器)ET(暫時寄存器)1DPMST(處理器工作方式狀態(tài)寄存器)FTRN(狀態(tài)轉移寄存器)1EXPC(程序計數器擴展寄存器, C548、C549、C5402C5410C和5420)10AR0(輔助寄存器