簡(jiǎn)易頻率特性測(cè)試儀設(shè)計(jì)

1、題 目 簡(jiǎn)易頻率特性測(cè)試儀 簡(jiǎn)易頻率特性測(cè)試儀 摘要：簡(jiǎn)易頻率特性測(cè)試儀是以51單片機(jī)為控制核心的一種測(cè)量頻率的儀器，具有較寬的可測(cè)試帶寬。電路由正交掃頻信號(hào)源、被測(cè)網(wǎng)絡(luò)、混頻器、低通濾波器、ADC以及液晶顯示部分組成。正交掃頻信號(hào)源AD9854采用DDS技術(shù)產(chǎn)生高穩(wěn)定的頻率、相位、幅度可編程調(diào)制的正弦和余弦信號(hào)。被測(cè)網(wǎng)絡(luò)是一個(gè)RLC串聯(lián)諧振電路，其前后分別添加電壓跟隨器和電阻網(wǎng)絡(luò)使其與相鄰電路電阻匹配。混頻器采用性能高，功耗低的SA602A，將信號(hào)源輸出的正余弦信號(hào)與經(jīng)過被測(cè)網(wǎng)絡(luò)出來(lái)的處理信號(hào)進(jìn)一步處理，產(chǎn)生高頻與低頻兩種信號(hào)。低通濾波器采用max274芯片過濾較高頻信號(hào)，外接元件少，參數(shù)調(diào)

2、節(jié)方便，也具有良好的抗干擾性。ADC選用AD8317外置，提高AD轉(zhuǎn)換性能。整體電路實(shí)現(xiàn)了測(cè)量較高頻率信號(hào)的頻率測(cè)量及幅頻特性與相頻特性的顯示。關(guān)鍵詞：DDS技術(shù)、中頻正交解調(diào)原理、RLC振蕩電路。Abstract：Simple frequency characteristic tester is a metrical instrument which is operated by 51 single chip computer, It has a wide bandwidth. The circuit is composed of orthogonal frequency sweep sig

3、nal source, the measured network, mixer, low-pass filter, ADC and liquid crystal display part. Orthogonal frequency sweep signal source AD9854 using DDS technology to produce frequency, phase, amplitude and high stability of the programmable modulation sine and cosine signal. The measured network is

4、 a RLC series resonant circuit, a voltage follower and the resistor network to match the adjacent circuit resistance respectively before and after adding the. The mixer uses high performance, low power SA602A, the sine and cosine signal source output and the processed signal measured network for fur

5、ther processing, to produce high and low frequency signal two. Low pass filter using MAX274 chip filter high frequency signals, less external components, easy to adjust the parameters, and also has good anti-interference performance. ADC use AD8317 external, enhance AD conversion performance. The wh

6、ole circuit of the display frequency measurement and the amplitude frequency characteristic measurement of high frequency signal and the phase frequency characteristic.Keywords：DDS technology、Quadrature demodulation, RLC oscillating circuit.目錄摘要-1第1章 設(shè)計(jì)任務(wù)411基本要求412發(fā)揮部分4第二章 方案論證52.1信號(hào)源的選擇52.2放大器的選擇52

7、.3混頻器的選擇62.4阻抗匹配72.5整體電路方案7第三章 理論分析與計(jì)算7第四章 測(cè)試結(jié)果與誤差分析9第五章 結(jié)論、心得與體會(huì)10附錄1:11附錄2：12 第1章 設(shè)計(jì)任務(wù) 11基本要求（1）頻率范圍為1MHz40MHz，頻率穩(wěn)定度10-4；頻率可設(shè)置，最小設(shè)置單位100kHz。（2）正交信號(hào)相位差誤差的絕對(duì)值5，幅度平衡誤差的絕對(duì)值5%。（3）信號(hào)電壓的峰峰值1V，幅度平坦度5%。（4）可掃頻輸出，掃頻范圍及頻率步進(jìn)值可設(shè)置，最小步進(jìn)100kHz；要求連續(xù)掃頻輸出，一次掃頻時(shí)間2s。12發(fā)揮部分 （1）使用基本要求中完成的正交掃頻信號(hào)源，制作頻率特性測(cè)試儀。a. 輸入阻抗為50，輸出阻抗

8、為50；b. 可進(jìn)行點(diǎn)頻測(cè)量；幅頻測(cè)量誤差的絕對(duì)值0.5dB，相頻測(cè)量誤差的絕對(duì)值5；數(shù)據(jù)顯示的分辨率：電壓增益0.1dB，相移0.1。（2）制作一個(gè)RLC串聯(lián)諧振電路作為被測(cè)網(wǎng)絡(luò)，如圖2所示，其中Ri和Ro分別為頻率特性測(cè)試儀的輸入阻抗和輸出阻抗；制作的頻率特性測(cè)試儀可對(duì)其進(jìn)行線性掃頻測(cè)量。a. 要求被測(cè)網(wǎng)絡(luò)通帶中心頻率為20MHz，誤差的絕對(duì)值5%；有載品質(zhì)因數(shù)為4，誤差的絕對(duì)值5%；有載最大電壓增益-1dB；b. 掃頻測(cè)量制作的被測(cè)網(wǎng)絡(luò)，顯示其中心頻率和-3dB帶寬，頻率數(shù)據(jù)顯示的分辨率為100kHz；c. 掃頻測(cè)量并顯示幅頻特性曲線和相頻特性曲線，要求具有電壓增益、相移和頻率坐標(biāo)刻度。

9、 圖11 RLC串聯(lián)諧振電路第二章 方案論證2.1信號(hào)源的選擇 方案一：采用反饋型LC振蕩原理，選擇合適的電容、電感就能產(chǎn)生相應(yīng)的正弦信號(hào)。此方案器件比較簡(jiǎn)單，但是難以達(dá)到高精度的程控調(diào)節(jié)，而且穩(wěn)定度不高，故不采用。 方案二：采用DDS技術(shù)的基本原理。DDS技術(shù)是基于 奈奎斯特采樣定理，將模擬信號(hào)進(jìn)行采集，經(jīng)量化后存入存儲(chǔ)器中，通過CPLD或者FPGA進(jìn)行尋址查表輸出波形的數(shù)據(jù)，再經(jīng)D/A 轉(zhuǎn)換濾波即可恢復(fù)原波形。根據(jù) 奈奎斯特采樣定理知，要使信號(hào)能夠恢復(fù)，必須滿足采樣頻率大于被采樣信號(hào)最高頻率的2倍，否則將產(chǎn)生混疊，經(jīng)D/A 不能恢復(fù)原信號(hào)。此方案產(chǎn)生的波形比較穩(wěn)定，在高頻輸出時(shí)會(huì)產(chǎn)生失真，

10、而且電路比較復(fù)雜，故不采用。 方案三：直接采用DDS集成芯片。AD9854具有高達(dá)300MHz的系統(tǒng)時(shí)鐘，通過并行總線將數(shù)據(jù)寫入程序寄存器，內(nèi)含可編程DDS 系統(tǒng)和高速比較器,能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。由于DDS集成芯片能達(dá)到要求，而且程控調(diào)節(jié)能夠方便實(shí)現(xiàn)，本設(shè)計(jì)采用方案三，作為1M40MHz正弦信號(hào)發(fā)生。2.2放大器的選擇 方案一：由普通運(yùn)放芯片搭建的運(yùn)算放大器。這種方式計(jì)算簡(jiǎn)單，由電阻比值控制電壓放大倍數(shù)。但缺點(diǎn)是工作頻率范圍為低頻小信號(hào)，頻率過高波形產(chǎn)生失真。故不采用。 圖21 運(yùn)算放大電路 方案二：采用美信公司的max2650。這種芯片內(nèi)部偏置，可在高頻下工作并有較高的固定增益，

11、除此之外工作電路外圍元器件少，不需要連接電阻?；谝陨戏矫娴目紤]，選擇max2650。2.3混頻器的選擇 方案一：搭建混頻電路?；祛l電路可分為模擬相乘混頻器、二極管環(huán)形混頻器、三極管混頻器。 圖22 模擬相乘混頻器 圖23 二極管環(huán)形混頻器圖24 三極管混頻器 變頻器的失真有頻率失真和非線性失真。除此之外,還會(huì)產(chǎn)生各種非線性干擾,如組合頻率、交叉調(diào)制和互相調(diào)制等干擾。自己動(dòng)手搭建的電路不易完成精確條件，調(diào)試電路中比較費(fèi)時(shí)費(fèi)力。所以不選擇此方案。 方案二：采用SA602A，是一個(gè)低功耗甚高頻單片雙平衡混頻器輸入放大器，頻率特性好,而且變頻器工作在非線性不太嚴(yán)重的區(qū)域,使之既能完成頻率變換,又能抑

12、制各種干擾。結(jié)合種種優(yōu)點(diǎn)，選擇使用SA602A作為混頻器。2.4阻抗匹配 方案一：計(jì)算前一級(jí)的輸出阻抗和后一級(jí)的輸入阻抗，計(jì)算應(yīng)該增加的元件參數(shù)，把電容或電感與負(fù)載串聯(lián)起來(lái)，即可增加或減少負(fù)載的阻抗值。這種方法計(jì)算麻煩，容易算錯(cuò)，所以不選擇這種匹配。 方案二：在兩極之間接入電壓跟隨器。由于電壓跟隨器的輸出電壓基本上等于輸入電壓，所以可以看成不改變信號(hào)值。而電壓跟隨器的輸入電阻可以看成無(wú)限大，輸出電阻可以看成無(wú)窮小，所以可以自動(dòng)完成電阻匹配。選擇這種方案。2.5整體電路方案 由以上各部分的討論與選擇，結(jié)合題中所給的框圖，我們將簡(jiǎn)易頻率特性測(cè)試儀的框圖畫在下面。 圖25 整體框圖第三章 理論分析與

13、計(jì)算1.AD9854內(nèi)部包括一個(gè)具有48位相位累加器、一個(gè)可編程時(shí)鐘倍頻器、一個(gè)反sinc濾波器、兩個(gè)12位300MHz DAC，一個(gè)高速模擬比較器以及接口邏輯電路。其主要性能特點(diǎn)如下：高達(dá)300MHz的系統(tǒng)時(shí)鐘；能輸出一般調(diào)制信號(hào)，F(xiàn)SK，BPSK，PSK，CHIRP，AM等；100MHz時(shí)具有80dB的信噪比；內(nèi)部有4*到20*的可編程時(shí)鐘倍頻器；兩個(gè)48位頻率控制字寄存器，能夠?qū)崿F(xiàn)很高的頻率分辨率。兩個(gè)14位相位偏置寄存器，提供初始相位設(shè)置。帶有100MHz的8位并行數(shù)據(jù)傳輸口或10MHz的串行數(shù)據(jù)傳輸口。用51單片機(jī)控制AD9854，由AD9854產(chǎn)生正交的兩路信號(hào)由于頻率范圍在1MH

14、z-40MHz,頻率越高輸出的信號(hào)幅度將會(huì)越小，所以我們利用AD9854芯片自身的功能，通過編寫程序?qū)⒉煌l率段的幅度都限制到500mV以下。AD9854的模塊電路如下圖： 圖7 AD9854原理圖2.信號(hào)由AD9854輸出，幅度小于500mV，于是在DDS后面接一級(jí)放大，使其峰峰值1V，此時(shí)用到的放大器為美信公司的max2650低功耗低噪聲甲類放大器，它的增益固定，不需要外圍電路過多擴(kuò)展，降低了噪聲的引入途徑和調(diào)試的難度。max2650用于從直流至900MHz，它有一個(gè)平坦的增益響應(yīng)。單+5 V供電。MAX2650的低噪聲系數(shù)（噪聲系數(shù)3.9dB）和高驅(qū)動(dòng)能力（輸入、輸出阻抗50），使它非常

15、適合用于各種傳輸接收、緩沖應(yīng)用。該器件采用內(nèi)部偏置，省去了外部偏置電阻或電感器。典型的應(yīng)用，唯一需要的外部元件就是輸入輸出隔離電容。輸入輸出耦合電容1C、2C的取值： 3.余弦信號(hào)的另一條分支流入被測(cè)網(wǎng)絡(luò)。被測(cè)網(wǎng)絡(luò)由一個(gè)電阻、一個(gè)電容和一個(gè)電感組成。 圖31 被測(cè)網(wǎng)絡(luò)原理圖由題中要求，此電路的輸入阻抗和輸出阻抗分別為50歐。R的值應(yīng)該盡可能小，假設(shè)它的值為10歐， Q=w0L/r0=2f0/R將Q=4，f0=20MHz，R=10帶入式，可以求得L=0.32uH又由 w0=1/LC將所得的L值帶入上式，求得C，C=199pF4.峰峰值大于1V的信號(hào)與從被測(cè)網(wǎng)絡(luò)出來(lái)的信號(hào)共同輸入SA602A，SA

16、602A將兩個(gè)信號(hào)重新混頻輸出新頻率的信號(hào)。這個(gè)過程是利用了三角函數(shù)的積化和差原理。假設(shè)信號(hào)Acocwt經(jīng)過被測(cè)網(wǎng)絡(luò)之后輸出為KAcos（wt+），也就是說(shuō)混頻器SA602A的兩個(gè)輸入端分別為Acocwt和KAcos（wt+）。三角形的積化和差公式為 所以I路輸出為（1/2）KAcos(2wt+)+cos,通過低通濾波器將高頻部分濾掉，剩下一路直流量。Q路的根據(jù)積化和差公式 同理進(jìn)行計(jì)算。5.低通濾波器出來(lái)的直流量流入ADC，單片機(jī)再次采集數(shù)據(jù)控制液晶顯示頻顯示頻率及幅頻特性曲線和相頻特性曲線。第四章 測(cè)試結(jié)果與誤差分析AD9854由于快遞問題，結(jié)題當(dāng)天才收到自制模塊板，故沒來(lái)得及調(diào)試成功。對(duì)

17、被測(cè)網(wǎng)絡(luò)部分進(jìn)行測(cè)試，使用DDS函數(shù)信號(hào)發(fā)生器模擬輸出1VPP信號(hào)，調(diào)試電路。最終的測(cè)試結(jié)果為：頻率（MHz）輸出幅度（mV）20.647618.2476*0.70723.5476*0.707圖41測(cè)試結(jié)果測(cè)試得到當(dāng)頻率為20.6MHz時(shí)，輸出的電壓幅值最大，為476mV，所以中心頻率為20.6MHz，誤差為|20.6-20|/20*100%=3%，滿足“要求被測(cè)網(wǎng)絡(luò)通帶中心頻率為20MHz，誤差的絕對(duì)值5%”要求。當(dāng)電壓為中心頻率時(shí)的電壓值的0.707倍，即為337mV時(shí)，測(cè)得兩個(gè)相對(duì)應(yīng)的頻率分別為18.2和23.5MHz，則實(shí)際帶寬為23.5-18.2=5.3MHz.而理論值應(yīng)為Bw=f0

18、/Q=20.6/4=5.15MHz。誤差為|5.3-5.15|/5.15&100%=2.9%,滿足“有載品質(zhì)因數(shù)為4，誤差的絕對(duì)值5%”要求。有載最大電壓增益=20lg|476/500|=-0.43，滿足“有載最大電壓增益-1dB”要求。第五章 結(jié)論、心得與體會(huì)今年，我們?nèi)齻€(gè)人組隊(duì)參加了全國(guó)電子設(shè)計(jì)大賽，經(jīng)過了初賽，校內(nèi)選拔，并參加了學(xué)校組織的前期培訓(xùn)，在整個(gè)準(zhǔn)備和比賽過程中，我們學(xué)到了很多。在實(shí)驗(yàn)室，我們感受到了前所未有的學(xué)習(xí)方式，從前的學(xué)習(xí)只限于在書本上的勾，記記概念，算算公式，如此而已，學(xué)了很多專業(yè)知識(shí)，卻不知道能做什么、怎么做，學(xué)了很多原理，卻不知道怎么去應(yīng)用，在實(shí)驗(yàn)室，面對(duì)各種專業(yè)儀

19、器設(shè)備，我們完全將理論投入到了實(shí)踐，將書本上的知識(shí)變成了零件的組裝、搭建的電路，將抽象的知識(shí)變?yōu)榱司唧w的應(yīng)用，但這是一個(gè)艱辛的過程，這個(gè)過程轉(zhuǎn)化當(dāng)中，遇到的很多問題，都需要由我們自己來(lái)解決，在這個(gè)過程，我們深切體會(huì)到了團(tuán)隊(duì)合作和分工的重要性，學(xué)到了許多知識(shí)，比如，電路的搭建，焊接、調(diào)試，一些芯片的使用和一些軟件的使用等，最重要的是我們擁有了解決問題的能力。 電子設(shè)計(jì)競(jìng)賽的組織為我們大學(xué)生提供了良好的科學(xué)研究和科技制作的機(jī)會(huì)，使我們收益非淺。衷心地感謝大賽評(píng)委，今后我們會(huì)更加努力，發(fā)揮潛能，培養(yǎng)團(tuán)隊(duì)精神，學(xué)會(huì)做人、做事、做學(xué)問。附錄1:AD9854模塊原理圖 被測(cè)網(wǎng)絡(luò)原理圖及PCBMAX2650

20、、電壓跟隨器、SA602A混合電路附錄2：AD9854程序：/=/ AD9854 驅(qū)動(dòng)程序設(shè)計(jì)/硬件連接: P0 Data; / P2 Adr; / RESET P37; / UDCLK P36; / WR P3.5; / RD p3.4; / FDATA P33; / OSK P32; / VDD-邏輯電源(3.3V)/ VSS-GND(0V) /AD9854.c/說(shuō)明：本程序基于硬件的外接晶振為20MHZ/=#include /STC單片機(jī)頭文件#include #define uint unsigned int#define uchar unsigned char#define ulon

21、g unsigned longuchar FreqWord6; /6個(gè)字節(jié)頻率控制字/*以下為系統(tǒng)時(shí)鐘以及其相關(guān)變量設(shè)置*/* 此處根據(jù)自己的需要設(shè)置系統(tǒng)時(shí)鐘以及與其相關(guān)的因子，一次需且只需開啟一個(gè) CLK_Set為時(shí)鐘倍頻設(shè)置，可設(shè)置420倍倍頻，但最大不能超過300MHZ Freq_mult_ulong和Freq_mult_doulle均為2的48次方除以系統(tǒng)時(shí)鐘，一個(gè)為長(zhǎng)整形，一個(gè)為雙精度型*/*#define CLK_Set 4const ulong Freq_mult_ulong = ;const double Freq_mult_doulle = .;*/*#define CLK_

22、Set 5const ulong Freq_mult_ulong = ;const double Freq_mult_doulle = .;*/#define CLK_Set 6const ulong Freq_mult_ulong = ;const double Freq_mult_doulle = .;/*#define CLK_Set 7const ulong Freq_mult_ulong = ;const double Freq_mult_doulle = .;*/*#define CLK_Set 8const ulong Freq_mult_ulong = ;const doubl

23、e Freq_mult_doulle = .;*/*#define CLK_Set 9const ulong Freq_mult_ulong = ;const double Freq_mult_doulle = .;*/*#define CLK_Set 10const ulong Freq_mult_ulong = ;const double Freq_mult_doulle = .;*/*#define CLK_Set 11const ulong Freq_mult_ulong = ;const double Freq_mult_doulle = .;*/*#define CLK_Set 1

24、2const ulong Freq_mult_ulong = ;const double Freq_mult_doulle = .;*/*#define CLK_Set 13const ulong Freq_mult_ulong = ;const double Freq_mult_doulle = .;*/*#define CLK_Set 14const ulong Freq_mult_ulong = ;const double Freq_mult_doulle = .;*/*#define CLK_Set 15const ulong Freq_mult_ulong = ;const doub

25、le Freq_mult_doulle = .;*/*修改硬件時(shí)要修改的部分*#define AD9854_DataBus P0#define AD9854_AdrBus P2sbit AD9854_RST = P37; /AD9854復(fù)位端口sbit AD9854_UDCLK = P36; /AD9854更新時(shí)鐘sbit AD9854_WR = P35; /AD9854寫使能，低有效sbit AD9854_RD = P34; /AD9854讀使能，低有效sbit AD9854_FDATA = P33; /AD9854 FSK,PSK控制sbit AD9854_OSK = P32; /AD98

26、54 OSK控制端/*以下部分為函數(shù)定義*static void AD9854_WR_Byte(uchar addr,uchar dat); extern void AD9854_Init(void); static void Freq_convert(long Freq); extern void AD9854_SetSine(ulong Freq,uint Shape); static void Freq_double_convert(double Freq); extern void AD9854_SetSine_double(double Freq,uint Shape);extern

27、 void AD9854_InitFSK(void);extern void AD9854_SetFSK(ulong Freq1,ulong Freq2); extern void AD9854_InitBPSK(void); extern void AD9854_SetBPSK(uint Phase1,uint Phase2);extern void AD9854_InitOSK(void); extern void AD9854_SetOSK(uchar RateShape); extern void AD9854_InitAM(void); extern void AD9854_SetA

28、M(uint Shape);extern void AD9854_InitRFSK(void); extern void AD9854_SetRFSK(ulong Freq_Low,ulong Freq_High,ulong Freq_Up_Down,ulong FreRate);static void delay (uint us);/=/函數(shù)名稱:void AD9854_WR_Byte(uchar addr,uchar dat)/函數(shù)功能:AD9854并行口寫入數(shù)據(jù)/入口參數(shù):addr 6位地址/ dat 寫入的數(shù)據(jù)/出口參數(shù):無(wú)/=void AD9854_WR_Byte(uchar ad

29、dr,uchar dat)AD9854_AdrBus = (addr&0x3f) | (P2&0xc0);AD9854_DataBus = dat;AD9854_WR = 0;AD9854_WR = 1;/=/函數(shù)名稱:void AD9854_Init(void)/函數(shù)功能:AD9854初始化/入口參數(shù):無(wú)/出口參數(shù):無(wú)/=void AD9854_Init(void)AD9854_WR=1;/將讀、寫控制端口設(shè)為無(wú)效 AD9854_RD=1; AD9854_UDCLK=0; AD9854_RST=1; /復(fù)位AD9854 AD9854_RST=0;AD9854_WR_Byte(0x1d,0x1

30、0); /關(guān)閉比較器AD9854_WR_Byte(0x1e,CLK_Set); /設(shè)置系統(tǒng)時(shí)鐘倍頻 AD9854_WR_Byte(0x1f,0x00); /設(shè)置系統(tǒng)為模式0，由外部更新AD9854_WR_Byte(0x20,0x60); /設(shè)置為可調(diào)節(jié)幅度，取消插值補(bǔ)償AD9854_UDCLK=1; /更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void Freq_convert(long Freq)/函數(shù)功能:正弦信號(hào)頻率數(shù)據(jù)轉(zhuǎn)換/入口參數(shù):Freq 需要轉(zhuǎn)換的頻率，取值從0SYSCLK/2/出口參數(shù):無(wú) 但是影響全局變量FreqWord6的值/說(shuō)明： 該算法位多字節(jié)

31、相乘算法，有公式FTW = (Desired Output Frequency 2N)/SYSCLK/ 得到該算法，其中N=48，Desired Output Frequency 為所需要的頻率，即Freq，SYSCLK/ 為可編程的系統(tǒng)時(shí)鐘，F(xiàn)TW為48Bit的頻率控制字，即FreqWord6/=void Freq_convert(long Freq) ulong FreqBuf; ulong Temp=Freq_mult_ulong; uchar Array_Freq4; /將輸入頻率因子分為四個(gè)字節(jié)Array_Freq0=(uchar)Freq;Array_Freq1=(uchar)(F

32、req8);Array_Freq2=(uchar)(Freq16);Array_Freq3=(uchar)(Freq24);FreqBuf=Temp*Array_Freq0; FreqWord0=FreqBuf; FreqBuf=8; FreqBuf+=(Temp*Array_Freq1); FreqWord1=FreqBuf; FreqBuf=8;FreqBuf+=(Temp*Array_Freq2);FreqWord2=FreqBuf; FreqBuf=8;FreqBuf+=(Temp*Array_Freq3); FreqWord3=FreqBuf; FreqBuf=8; FreqWord

33、4=FreqBuf; FreqWord5=FreqBuf8; /=/函數(shù)名稱:void AD9854_SetSine(ulong Freq,uint Shape)/函數(shù)功能:AD9854正弦波產(chǎn)生程序/入口參數(shù):Freq 頻率設(shè)置，取值范圍為0(1/2)*SYSCLK/ Shape 幅度設(shè)置. 為12 Bit,取值范圍為(04095) ,取值越大,幅度越大 /出口參數(shù):無(wú)/=void AD9854_SetSine(ulong Freq,uint Shape)uchar count;uchar Adress;Adress = 0x04; /選擇頻率控制字地址的初值Freq_convert(Fre

34、q); /頻率轉(zhuǎn)換for(count=6;count0;) /寫入6字節(jié)的頻率控制字 AD9854_WR_Byte(Adress+,FreqWord-count); AD9854_WR_Byte(0x21,Shape8); /設(shè)置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff);AD9854_WR_Byte(0x23,Shape8); /設(shè)置Q通道幅度AD9854_WR_Byte(0x24,(uchar)(Shape&0xff);AD9854_UDCLK=1; /更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void Freq_do

35、ublt_convert(double Freq)/函數(shù)功能:正弦信號(hào)頻率數(shù)據(jù)轉(zhuǎn)換/入口參數(shù):Freq 需要轉(zhuǎn)換的頻率，取值從0SYSCLK/2/出口參數(shù):無(wú) 但是影響全局變量FreqWord6的值/說(shuō)明： 有公式FTW = (Desired Output Frequency 2N)/SYSCLK得到該函數(shù)，/ 其中N=48，Desired Output Frequency 為所需要的頻率，即Freq，SYSCLK/ 為可編程的系統(tǒng)時(shí)鐘，F(xiàn)TW為48Bit的頻率控制字，即FreqWord6/注意： 該函數(shù)與上面函數(shù)的區(qū)別為該函數(shù)的入口參數(shù)為double，可使信號(hào)的頻率更精確/ 谷雨建議在100

36、HZ以下用本函數(shù)，在高于100HZ的情況下用函數(shù)void Freq_convert(long Freq)/=void Freq_double_convert(double Freq) ulong Low32;uint High16; double Temp=Freq_mult_doulle; /23ca99為2的48次方除以120MFreq*=(double)(Temp);/1 0000 0000 0000 0000 0000 0000 0000 0000 = High16 = (int)(Freq/); /232 = Freq -= (double)High16*;Low32 = (ulon

37、g)Freq; FreqWord0=Low32; FreqWord1=Low328; FreqWord2=Low3216; FreqWord3=Low3224; FreqWord4=High16; FreqWord5=High168; /=/函數(shù)名稱:void AD9854_SetSine_double(double Freq,uint Shape)/函數(shù)功能:AD9854正弦波產(chǎn)生程序/入口參數(shù):Freq 頻率設(shè)置，取值范圍為01/2*SYSCLK/ Shape 幅度設(shè)置. 為12 Bit,取值范圍為(04095) /出口參數(shù):無(wú)/=void AD9854_SetSine_double(do

38、uble Freq,uint Shape)uchar count=0;uchar Adress;Adress=0x04; /選擇頻率控制字1地址的初值Freq_double_convert(Freq); /頻率轉(zhuǎn)換for(count=6;count0;) /寫入6字節(jié)的頻率控制字 AD9854_WR_Byte(Adress+,FreqWord-count); AD9854_WR_Byte(0x21,Shape8); /設(shè)置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff);AD9854_WR_Byte(0x23,Shape8); /設(shè)置Q通道幅度AD985

39、4_WR_Byte(0x24,(uchar)(Shape&0xff);AD9854_UDCLK=1; /更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void AD9854_InitFSK(void)/函數(shù)功能:AD9854的FSK初始化/入口參數(shù):無(wú)/出口參數(shù):無(wú)/=void AD9854_InitFSK(void)AD9854_WR=1; /將讀、寫控制端口設(shè)為無(wú)效 AD9854_RD=1; AD9854_UDCLK=0; AD9854_RST=1; /復(fù)位AD9854 AD9854_RST=0;AD9854_WR_Byte(0x1d,0x10); /關(guān)閉比較器AD9

40、854_WR_Byte(0x1e,CLK_Set); /設(shè)置系統(tǒng)時(shí)鐘倍頻AD9854_WR_Byte(0x1f,0x02); /設(shè)置系統(tǒng)為模式1，由外部更新AD9854_WR_Byte(0x20,0x60); /設(shè)置為可調(diào)節(jié)幅度，取消插值補(bǔ)償AD9854_UDCLK=1; /更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void AD9854_SetFSK(ulong Freq1,ulong Freq2)/函數(shù)功能:AD9854的FSK設(shè)置/入口參數(shù):Freq1 FSK頻率1 / Freq2 FSK頻率2/出口參數(shù):無(wú)/=void AD9854_SetFSK(ulong

41、Freq1,ulong Freq2) uchar count=6;uchar Adress1,Adress2;const uint Shape=4000; /幅度設(shè)置. 為12 Bit,取值范圍為(04095)Adress1=0x04; /選擇頻率控制字1地址的初值A(chǔ)dress2=0x0a; /選擇頻率控制字2地址的初值Freq_convert(Freq1); /頻率轉(zhuǎn)換1for(count=6;count0;) /寫入6字節(jié)的頻率控制字 AD9854_WR_Byte(Adress1+,FreqWord-count); Freq_convert(Freq2); /頻率轉(zhuǎn)換2for(count=

42、6;count0;) /寫入6字節(jié)的頻率控制字 AD9854_WR_Byte(Adress2+,FreqWord-count); AD9854_WR_Byte(0x21,Shape8); /設(shè)置I通道幅度AD9854_WR_Byte(0x22,(uchar)(Shape&0xff);AD9854_WR_Byte(0x23,Shape8); /設(shè)置Q通道幅度AD9854_WR_Byte(0x24,(uchar)(Shape&0xff);AD9854_UDCLK=1; /更新AD9854輸出 AD9854_UDCLK=0;/=/函數(shù)名稱:void AD9854_InitBPSK(void)/函數(shù)功能:AD9854的BPSK初始化/入口參數(shù):無(wú)/出口參數(shù):無(wú)/=void AD9854_InitBPSK(void)AD9854_WR=1; /將讀、寫控制端口設(shè)為無(wú)效 A