EDA技術(shù)實(shí)驗(yàn)講義

1、 eda技術(shù)實(shí)驗(yàn)講義（含gw48系列eda實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)詳細(xì)使用說(shuō)明） 杭州電子工業(yè)學(xué)院www.kx-目 錄第一章 gw48 eda系統(tǒng)使用說(shuō)明 第一節(jié) gw48教學(xué)實(shí)驗(yàn)系統(tǒng)原理與使用介紹 第二節(jié) 實(shí)驗(yàn)電路結(jié)構(gòu)圖 第三節(jié) gw48ck/gk eda系統(tǒng)和gwdvp-b應(yīng)用板第二章 gw-dsp適配板使用說(shuō)明 第三章 gw48系統(tǒng)專用配套之gwdvp-b電子設(shè)計(jì)應(yīng)用板使用說(shuō)明第四章 （有關(guān)內(nèi)容請(qǐng)見(jiàn)光盤(pán)“pdf重要文件” ）第五章 原理圖輸入設(shè)計(jì)方法 第一節(jié) 1位全加器設(shè)計(jì)向?qū)?第二節(jié) 設(shè)計(jì)有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器第六章vhdl設(shè)計(jì)初步 第一節(jié) 2選1多路選擇器的vhdl描述 第二節(jié) 寄存器描述

2、及其vhdl語(yǔ)言現(xiàn)象 第三節(jié) vhdl文本輸入設(shè)計(jì)方法初步【實(shí)驗(yàn)1】 1位全加器原理圖輸入設(shè)計(jì) ； 【實(shí)驗(yàn)2】 1位全加器vhdl文本輸入設(shè)計(jì)【實(shí)驗(yàn)3】 有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器原理圖輸入設(shè)計(jì)【實(shí)驗(yàn)4】 兩位十進(jìn)制頻率計(jì)原理圖輸入設(shè)計(jì)【實(shí)驗(yàn)5】 8位串入并出寄存器原理圖輸入設(shè)計(jì)【實(shí)驗(yàn)6】 2選1多路選擇器vhdl設(shè)計(jì)【實(shí)驗(yàn)7】 8位硬件加法器vhdl設(shè)計(jì) 【實(shí)驗(yàn)8】 含異步清0和同步時(shí)鐘使能的4位加法計(jì)數(shù)器【實(shí)驗(yàn)9】 7段數(shù)碼顯示譯碼器設(shè)計(jì)【實(shí)驗(yàn)10】 數(shù)控分頻器的設(shè)計(jì)【實(shí)驗(yàn)11】 4位十進(jìn)制頻率計(jì)設(shè)計(jì)【實(shí)驗(yàn)12】 用狀態(tài)機(jī)實(shí)現(xiàn)序列檢測(cè)器的設(shè)計(jì)【實(shí)驗(yàn)13】 用狀態(tài)機(jī)對(duì)adc0809的采樣控

3、制電路實(shí)現(xiàn)【實(shí)驗(yàn)14】 含有fifo存儲(chǔ)器的a/d采樣控制電路設(shè)計(jì)【實(shí)驗(yàn)15】 硬件電子琴電路設(shè)計(jì)【實(shí)驗(yàn)16】 硬件的樂(lè)曲自動(dòng)演奏電路設(shè)計(jì)【實(shí)驗(yàn)17】 波形發(fā)生與掃頻信號(hào)發(fā)生器電路設(shè)計(jì)【實(shí)驗(yàn)18】 原理圖輸入設(shè)計(jì)含lpm的電路【實(shí)驗(yàn)19】 移位相加8位硬件乘法器電路設(shè)計(jì)【實(shí)驗(yàn)20】 fpga、單片機(jī)及pc機(jī)接口控制電路設(shè)計(jì) 【實(shí)驗(yàn)21】虛擬示波器與頻譜分析電路設(shè)計(jì)【實(shí)驗(yàn)22】直接數(shù)字綜合（dds）電路設(shè)計(jì)【實(shí)驗(yàn)23】電子設(shè)計(jì)競(jìng)賽項(xiàng)目“等精度頻率計(jì)設(shè)計(jì)”【實(shí)驗(yàn)24】 fir數(shù)字濾波器設(shè)計(jì)第七章gwcnf型fpga掉電保護(hù)配置器應(yīng)用第一章 gw48 eda系統(tǒng)使用說(shuō)明67 第一節(jié) gw48教學(xué)實(shí)驗(yàn)

4、系統(tǒng)原理與使用介紹 一、gw48系統(tǒng)使用注意事項(xiàng) a：閑置不用gw48 eda系統(tǒng)時(shí)，關(guān)閉電源，拔下電源插頭！ b：eda軟件安裝方法可參見(jiàn)光盤(pán)中相應(yīng)目錄中的中文readme.txt；詳細(xì)使用方法可參閱本書(shū)或eda技術(shù)實(shí)用教程、或vhdl實(shí)用教程中的相關(guān)章節(jié)。 c：在實(shí)驗(yàn)中，當(dāng)選中某種模式后，要按一下右側(cè)的復(fù)位鍵，以使系統(tǒng)進(jìn)入該結(jié)構(gòu)模式工作。 d：換目標(biāo)芯片時(shí)要特別注意，不要插反或插錯(cuò)，也不要帶電插拔，確信插對(duì)后才能開(kāi)電源。其它接口都可帶電插拔（當(dāng)適配板上的10芯座處于左上角時(shí)，為正確位置）。 e：系統(tǒng)板上的空插座是為單片機(jī)at89c2051準(zhǔn)備的，除非進(jìn)行單片機(jī)與fpga/cpld的接口實(shí)驗(yàn)

5、和開(kāi)發(fā)，平時(shí)在此座上不允許插有任何器件，以免與系統(tǒng)上的其它電路發(fā)生沖突。單片機(jī)與系統(tǒng)的連接情況可參閱以下的附圖2-13。該單片機(jī)和相應(yīng)的編程器需自備或另購(gòu)。 f：對(duì)工作電源為5v的cpld（如1032e/1048c、95108或7128s等）下載時(shí)。最好將系統(tǒng)的電路“模式”切換到“ b”，以便使工作電壓盡可能接近5v。 g:gw48詳細(xì)使用方法可參見(jiàn)教學(xué)軟件：eda-vhdl多媒體cai.ppt 二、gw48系統(tǒng)主板結(jié)構(gòu)與使用方法附圖1-1b、gw48系統(tǒng)目標(biāo)板插座引腳信號(hào)圖附圖1-1a和1-1c為gw48型eda實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的主板結(jié)構(gòu)圖，該系統(tǒng)的實(shí)驗(yàn)電路結(jié)構(gòu)是可控的。即可通過(guò)控制接口鍵sw9

6、，使之改變連接方式以適應(yīng)不同的實(shí)驗(yàn)需要。因而，從物理結(jié)構(gòu)上看，實(shí)驗(yàn)板的電路結(jié)構(gòu)是固定的，但其內(nèi)部的信息流在主控器的控制下，電路結(jié)構(gòu)將發(fā)生變化。這種“多任務(wù)重配置”設(shè)計(jì)方案的目的有3個(gè)：1.適應(yīng)更多的實(shí)驗(yàn)與開(kāi)發(fā)項(xiàng)目；2. 適應(yīng)更多的pld公司的器件；3. 適應(yīng)更多的不同封裝的fpga和cpld器件。系統(tǒng)板面主要部件及其使用方法說(shuō)明如下（請(qǐng)參看相應(yīng)的實(shí)驗(yàn)板板面和附圖1-1a/c）。 附表1-1 在線編程坐各引腳與不同pld公司器件編程下載接口說(shuō)明pld公司latticealtera/atmel xilinxvantis編程座引腳isplsi cpld fpgacpld fpga cpld tck

7、(1) sclk tck dclktck cclk tck tdo (3) mode tdoconf_done tdo done tms tms (5)ispen tms nconfigtms/programenable nsta (7) sdo nstatus tdo tdi (9) sdi tdi data0tdi din tdi sel0gndvcc*vcc*gndgndvcc* sel1gndvcc*vcc*vcc*vcc*gnd 注：vcc旁的 * 號(hào)對(duì)混合電壓fpga/cpld，應(yīng)該是vccio以下是對(duì)gw48系統(tǒng)主板功能塊的注釋，但請(qǐng)注意，有的功能塊僅gw48-gk系統(tǒng)存在： （

8、1） sw9 ：按動(dòng)該鍵能使實(shí)驗(yàn)板產(chǎn)生12種不同的實(shí)驗(yàn)電路結(jié)構(gòu)。這些結(jié)構(gòu)如第二節(jié)的13 張實(shí)驗(yàn)電路結(jié)構(gòu)圖所示。例如選擇了“no.3”圖，須按動(dòng)系統(tǒng)板上的sw9鍵，直至數(shù)碼管swg9顯示“3”，于是系統(tǒng)即進(jìn)入了no.3 圖所示的實(shí)驗(yàn)電路結(jié)構(gòu)。（2） b2 ：這是一塊插于主系統(tǒng)板上的目標(biāo)芯片適配座。對(duì)于不同的目標(biāo)芯片可配不同的適配座?？捎玫哪繕?biāo)芯片包括目前 附圖1-1a gw48-ck實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的板面結(jié)構(gòu)圖附圖1-1c gw48-gk實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)的板面結(jié)構(gòu)圖世界上最大的六家fpga/cpld廠商幾乎所有cpld、fpga和所有isppac等模擬eda器件 。第三節(jié)的表中已列出多種芯片對(duì)系統(tǒng)板引腳

9、的對(duì)應(yīng)關(guān)系，以利在實(shí)驗(yàn)時(shí)經(jīng)常查用。 （3) j3b/j3a：如果僅是作為教學(xué)實(shí)驗(yàn)之用，系統(tǒng)板上的目標(biāo)芯片適配座無(wú)須拔下，但如果要進(jìn)行應(yīng)用系統(tǒng)開(kāi)發(fā)、產(chǎn)品開(kāi)發(fā)、電子設(shè)計(jì)競(jìng)賽等開(kāi)發(fā)實(shí)踐活動(dòng)，在系統(tǒng)板上完成初步仿真設(shè)計(jì)后，就有必要將連有目標(biāo)芯片的適配座拔下插在自己的應(yīng)用系統(tǒng)上（如gwdvp板）進(jìn)行調(diào)試測(cè)試。為了避免由于需要更新設(shè)計(jì)程序和編程下載而反復(fù)插拔目標(biāo)芯片適配座，gw48系統(tǒng)設(shè)置了一對(duì)在線編程下載接口座：j3a和j3b。此接口插座可適用于不同的fpga/cpld（注意，1、此接口僅適用于5v工作電源的fpga和cpld；2、5v工作電源必須由被下載系統(tǒng)提供）的配置和編程下載。 對(duì)于低壓fpga/

10、cpld，（如ep1k30/50/100、epf10k30e等，都是2.5v器件），下載接口座必須是另一座：byteblastermv。 (4)混合工作電壓使用：對(duì)于低壓fpga/cpld目標(biāo)器件，在gw48系統(tǒng)上的設(shè)計(jì)方法與使用方法完全與5v器件一致，只是要對(duì)主板的跳線作一選擇（見(jiàn)gw48系統(tǒng)主板）： jv2：跳線jv2對(duì)fpga/cpld芯核電壓2.5v或1.8v作選擇； sel18：此跳線僅gw48-gk系統(tǒng)設(shè)有。跳線sel18選擇“ah18”（對(duì)于普通gw48-gk系統(tǒng)）；選擇“bh18”（對(duì)于asic實(shí)驗(yàn)系統(tǒng)gw48-gk/ic）。 jvcc：跳線jvcc對(duì)芯片i/o電壓3.3v(v

11、ccio)或5v（vcc）作選擇，對(duì)5v器件，必須選“5.0v”。例如，若系統(tǒng)上插的目標(biāo)器件是ep1k30/50/100或epf10k30e/50e等，要求將主板上的跳線座“jvcc”短路帽插向“3.3v”一端；將跳線座“jv2”短路帽插向“+2.5v”一端（如果是5v器件，跳線應(yīng)插向“5.0v”）。 （5）并行下載口 ：此接口通過(guò)下載線與微機(jī)的打印機(jī)口相連。來(lái)自pc機(jī)的下載控制信號(hào)和cpld/fpga的目標(biāo)碼將通過(guò)此口，完成對(duì)目標(biāo)芯片的編程下載。編程電路模塊能自動(dòng)識(shí)別不同的cpld/fpga芯片，并作出相應(yīng)的下載適配操作。 （6）鍵1鍵8 ：為實(shí)驗(yàn)信號(hào)控制鍵，此8個(gè)鍵受“多任務(wù)重配置”電路控

12、制，它在每一張電路圖中的功能及其與主系統(tǒng)的連接方式隨sw9的模式選擇而變，使用中需參照第二節(jié)中的電路圖。（7）鍵9鍵12 ：實(shí)驗(yàn)信號(hào)控制鍵，此4個(gè)鍵不受“多任務(wù)重配置”電路控制，使用方法參考“實(shí)驗(yàn)電路結(jié)構(gòu) no.5”。 （8） 數(shù)碼管18/發(fā)光管d1d16 ：也受“多任務(wù)重配置”電路控制，它們的連線形式也需參照第二節(jié)的電路圖。（9） 數(shù)碼管914/發(fā)光管d17d22 ：不受“多任務(wù)重配置”電路控制，它們的連線形式和使用方法參考“實(shí)驗(yàn)電路結(jié)構(gòu) no.5”。 （10）“時(shí)鐘頻率選擇”p1a/jp1b/jp1c ：為時(shí)鐘頻率選擇模塊。通過(guò)短路帽的不同接插方式，使目標(biāo)芯片獲得不同的時(shí)鐘頻率信號(hào)。對(duì)于“

13、clock0”jp1c，同時(shí)只能插一個(gè)短路帽，以便選擇輸向“clock0”的一種頻率：信號(hào)頻率范圍： 1hz 50mhz（對(duì)gw48-ck系統(tǒng)）信號(hào)頻率范圍：0.5hz 100mhz（對(duì)gw48-gk系統(tǒng)）,由于clock0可選的頻率比較多，所以比較適合于目標(biāo)芯片對(duì)信號(hào)頻率或周期測(cè)量等設(shè)計(jì)項(xiàng)目的信號(hào)輸入端。jp1b分三個(gè)頻率源組，即如系統(tǒng)板所示的“高頻組”、“中頻組”和“低頻組”。它們分別對(duì)應(yīng)三組時(shí)鐘輸入端。例如，將三個(gè)短路帽分別插于jp1b座的2hz、1024hz和12mhz；而另三個(gè)短路帽分別插于jp1a座的clock4、clock7和clock8，這時(shí)，輸向目標(biāo)芯片的三個(gè)引腳：clock

14、4、clock7和clock8分別獲得上述三個(gè)信號(hào)頻率。需要特別注意的是，每一組頻率源及其對(duì)應(yīng)時(shí)鐘輸入端，分別只能插一個(gè)短路帽。也就是說(shuō)，通過(guò)jp1a/b的組合頻率選擇，最多只能提供三個(gè)時(shí)鐘頻率。 （11）揚(yáng)聲器s1：目標(biāo)芯片的聲訊輸出，與目標(biāo)芯片的“speaker”端相接，即pio50。通過(guò)此口可以進(jìn)行奏樂(lè)或了解信號(hào)的頻率。 （12） ps/2接口：通過(guò)此接口，可以將pc機(jī)的鍵盤(pán)和/或鼠標(biāo)與gw48系統(tǒng)的目標(biāo)芯片相連，從而完成ps/2通信與控制方面的接口實(shí)驗(yàn)。 （13）vga視頻接口：通過(guò)它可完成目標(biāo)芯片對(duì)vga顯示器的控制。(14) 單片機(jī)接口器件：它與目標(biāo)板的連接方式也已標(biāo)于主系統(tǒng)板上：

15、連接方式可參見(jiàn)第2節(jié)的“實(shí)驗(yàn)電路結(jié)構(gòu) no.5”。注意：平時(shí)不能插單片機(jī)，以防沖突。 （15） rs-232串行通訊接口：此接口電路是為單片機(jī)與pc機(jī)通訊準(zhǔn)備的，由此可以使pc機(jī)、單片機(jī)、fpga/cpld三者實(shí)現(xiàn)雙向通信。當(dāng)目標(biāo)板上fpga/cpld器件需要直接與pc機(jī)進(jìn)行串行通訊時(shí)，可參見(jiàn)實(shí)驗(yàn)電路結(jié)構(gòu)圖no.5，將標(biāo)有“jmcu”處的兩個(gè)插座的短路帽同時(shí)向下插，以使單片機(jī)的p3.0和p3.1分別與目標(biāo)芯片的pio31和pio30相接。即使rs232的通信接口直接與目標(biāo)器件fpga的pio30/pio31相接。而當(dāng)需要使pc機(jī)的rs232串行接口與單片機(jī)的p3.0和p3.1口相接時(shí)，則應(yīng)將標(biāo)

16、有“jmcu”處的兩個(gè)插座的短路帽同時(shí)向上插（平時(shí)不用時(shí)也應(yīng)保持這個(gè)位置）。 （16） aout/jp2 d/a轉(zhuǎn)換 ：利用此電路模塊，可以完成fpga/cpld目標(biāo)芯片與d/a轉(zhuǎn)換器的接口實(shí)驗(yàn)或相應(yīng)的開(kāi)發(fā)。它們之間的連接方式可參閱第二節(jié)的“實(shí)驗(yàn)電路結(jié)構(gòu) no.5” ：d/a的模擬信號(hào)的輸出接口是“aout”。主板左下角的jp2為轉(zhuǎn)換方式和輸出方式選擇跳線座。如系統(tǒng)板上所示：1 當(dāng)短路帽插于“d/a鎖存”處時(shí)，則d/a的信號(hào)wr將受pio36信號(hào)的控制，完成數(shù)據(jù)鎖存的輸入方式；2 當(dāng)短路帽插于“d/a直通”處時(shí)，則d/a的信號(hào)wr不受pio36信號(hào)的控制，數(shù)據(jù)將直通輸入；3 當(dāng)分別短路“濾波0

17、”與“濾波1”時(shí)，d/a的模擬輸出將獲得不同程度的濾波效果 。另外須注意，進(jìn)行d/a接口實(shí)驗(yàn)時(shí)，需要打開(kāi)右下角的+/-12伏工作電源，結(jié)束后關(guān)上此電源。 （17） adc0809/ain0/ain1 ：外界模擬信號(hào)可以分別通過(guò)系統(tǒng)板左下側(cè)的兩個(gè)輸入端“ain0”和“ain1”進(jìn)入a/d轉(zhuǎn)換器adc0809的輸入通道in0和in1，adc0809與目標(biāo)芯片直接相連。通過(guò)適當(dāng)設(shè)計(jì)，目標(biāo)芯片可以完成對(duì)adc0809的工作方式確定、輸入端口選擇、數(shù)據(jù)采集與處理等所有控制工作,并可通過(guò)系統(tǒng)板提供的譯碼顯示電路，將測(cè)得的結(jié)果顯示出來(lái)。此項(xiàng)實(shí)驗(yàn)首先需參閱第二節(jié)的“實(shí)驗(yàn)電路結(jié)構(gòu)no.5”有關(guān)0809與目標(biāo)芯片

18、的接口方式，同時(shí)了解系統(tǒng)板上的接插方法以及有關(guān)0809工作時(shí)序和引腳信號(hào)功能方面的資料。注意：不用0809時(shí)，需將左下角jp2的“a/d禁止”用短路帽短接，以避免與其他電路沖突。adc0809 a/d轉(zhuǎn)換實(shí)驗(yàn)接插方法：1 將插座jp2的“a/d使能”短路、“a/d禁止”開(kāi)路，則 將enable(9)與pio35相接；若使“a/d使能”開(kāi)路、“a/d禁止”短路，則使enable(9)0，表示禁止0809工作，使它的所有輸出端為高阻態(tài)。2若將插座jp2的“轉(zhuǎn)換結(jié)束”短路，則使eoc(7)pio36，由此可使目標(biāo)芯片對(duì)adc0809的轉(zhuǎn)換狀態(tài)進(jìn)行測(cè)控。 （18） vr1/ain1 ：vr1電位器，通

19、過(guò)它可以產(chǎn)生0v+5v 幅度可調(diào)的電壓。其輸入口是0809的in1（與外接口ain1相連，但當(dāng)ain1插入外輸入插頭時(shí)，vr1將與in1自動(dòng)斷開(kāi)）。若利用vr1產(chǎn)生被測(cè)電壓，則需使0809的第25腳置高電平，即選擇in1通道，參考“實(shí)驗(yàn)電路結(jié)構(gòu)no.5”。 （19） ain0的特殊用法 ：系統(tǒng)板上設(shè)置了一個(gè)比較器電路，主要以lm311組成。若與d/a電路相結(jié)合，可以將目標(biāo)器件設(shè)計(jì)成逐次比較型a/d變換器的控制器件參考“實(shí)驗(yàn)電路結(jié)構(gòu)no.5”。 （20） 系統(tǒng)復(fù)位鍵：此鍵是系統(tǒng)板上負(fù)責(zé)監(jiān)控的微處理器的復(fù)位控制鍵，同時(shí)也與接口單片機(jī)at89c2051的復(fù)位端相連。因此，可兼作單片機(jī)的復(fù)位鍵。(21

20、)跳線座js5/js6/jps ：系統(tǒng)板硬件升級(jí)備用跳線插座，當(dāng)需要硬件升級(jí)時(shí)，有關(guān)商家會(huì)通知接插方式和使用方法，平時(shí)分別短接“common”、“5-vendors”和“sof”。(22)跳線座sdip ：短接“display”，則使主板上排的8個(gè)數(shù)碼管工作；若短接“inhibi”，關(guān)閉此8個(gè)數(shù)碼管，以便降低主板的干擾，這在提高d/a、a/d或vga實(shí)驗(yàn)的質(zhì)量，有時(shí)是有效的。(23)跳線座sps ：短接“t_f”可以使用在系統(tǒng)頻率計(jì)。頻率輸入端在主板右側(cè)標(biāo)有“頻率計(jì)”處。模式選擇為“a”。短接“pio48”時(shí)，信號(hào)pio48可用，如實(shí)驗(yàn)電路結(jié)構(gòu)圖no.1中的pio48。(24)跳線座slram

21、 ：接此為ram/rom使能跳線座。短接“ram_en”，即ram/rom的片選使能，可以使用主板上的ram/rom；短接“ram_no”時(shí)，ram/rom關(guān)閉，平時(shí)應(yīng)該選擇此項(xiàng)。(25)跳線座sla17 ：若ram/rom座上的芯片是28腳（向下對(duì)齊插芯片），則短路“vcc”；若ram/rom座上的芯片是32腳，則短路“a17”；(23) 目標(biāo)芯片萬(wàn)能適配座con1/2 ：在目標(biāo)板的下方有兩條80個(gè)插針插座（gw48-ck系統(tǒng)），其連接信號(hào)如附圖1-1b所示，此圖為用戶對(duì)此實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)作二次開(kāi)發(fā)提供了條件。此二座的位置設(shè)置方式和各端口的信號(hào)定義方式與綜合電子設(shè)計(jì)競(jìng)賽開(kāi)發(fā)板gwdvp-b完全兼

22、容！ 對(duì)于gw48-gk系統(tǒng)，此適配座在原來(lái)的基礎(chǔ)上增加了20個(gè)插針，功能大為增強(qiáng)。增加的20插針信號(hào)與目標(biāo)芯片的連接方式可參考“實(shí)驗(yàn)電路結(jié)構(gòu)no.5”和附表1-2。 (24)使用舉例： 若通過(guò)鍵sw9選中了“實(shí)驗(yàn)電路結(jié)構(gòu)圖no.1”，這時(shí)的gw48系統(tǒng)板所具有的接口方式變?yōu)椋篺pga/cpld端口pi/o3128、2724、2320和1916 ，共4組4位二進(jìn)制i/o端口分別通過(guò)一個(gè)全譯碼型的7段譯碼器輸向系統(tǒng)板的7段數(shù)碼顯示器。這樣，如果有數(shù)據(jù)從上述任一組四位輸出，就能在數(shù)碼顯示器上顯示出相應(yīng)的數(shù)值，其數(shù)值對(duì)應(yīng)范圍為： fpga/cpld輸出000000010010 11001101111

23、01111 數(shù) 碼 管 顯 示 0 1 2 c d e f端口i/o3239分別與8個(gè)發(fā)光二極管d8d1相連，可作輸出顯示，高電平亮。還可分別通過(guò)鍵8和鍵7，發(fā)出高低電平輸出信號(hào)進(jìn)入端口i/049和48 ；鍵控輸出的高低電平由鍵前方的發(fā)光二極管d16和d15顯示，高電平輸出為亮。此外，可通過(guò)按動(dòng)鍵4至鍵1，分別向fpga/cpld的pio0pio15輸入4位16進(jìn)制碼。每按一次鍵將遞增1，其序列為1，2，9，a，f。注意，對(duì)于不同的目標(biāo)芯片，其引腳的i/o標(biāo)號(hào)數(shù)一般是同gw48系統(tǒng)接口電路的pio標(biāo)號(hào)是一致的（這就是引腳標(biāo)準(zhǔn)化），但具體引腳號(hào)是不同的，而在邏輯設(shè)計(jì)中引腳的鎖定數(shù)必須是該芯片的具

24、體的引腳號(hào)。具體對(duì)應(yīng)情況需要參考第3節(jié)的引腳對(duì)照表。 第二節(jié) 實(shí)驗(yàn)電路結(jié)構(gòu)圖 1實(shí)驗(yàn)電路信號(hào)資源符號(hào)圖說(shuō)明結(jié)合附圖2-1，以下對(duì)實(shí)驗(yàn)電路結(jié)構(gòu)圖中出現(xiàn)的信號(hào)資源符號(hào)功能作出一些說(shuō)明： (1）附圖2-1a是16進(jìn)制7段全譯碼器，它有7位輸出，分別接7段數(shù)碼管的7個(gè)顯示輸入端：a、b、c、d、e、f和g；它的輸入端為d、c、b、a，d為最高位，a為最低位。例如，若所標(biāo)輸入的口線為pio1916，表示pio19接d、18接c、17接b、16接a。 (2）附圖2-1b是高低電平發(fā)生器，每按鍵一次，輸出電平由高到低、或由低到高變化一次，且輸出為高電平時(shí)，所按鍵對(duì)應(yīng)的發(fā)光管變亮，反之不亮。 (3）附圖2-1

25、c是16進(jìn)制碼（8421碼）發(fā)生器，由對(duì)應(yīng)的鍵控制輸出4位2進(jìn)制構(gòu)成的1位16進(jìn)制碼，數(shù)的范圍是00001111，即h0至hf。每按鍵一次，輸出遞增1，輸出進(jìn)入目標(biāo)芯片的4位2進(jìn)制數(shù)將顯示在該鍵對(duì)應(yīng)的數(shù)碼管上。 (4）直接與7段數(shù)碼管相連的連接方式的設(shè)置是為了便于對(duì)7段顯示譯碼器的設(shè)計(jì)學(xué)習(xí)。以圖no.2為例，如圖所標(biāo)“pio46-pio40接g、f、e、d、c、b、a”表示pio46、pio45.pio40分別與數(shù)碼管的7段輸入g、f、e、d、c、b、a相接。附圖2-1 實(shí)驗(yàn)電路信號(hào)資源符號(hào)圖 (5）附圖2-1d是單次脈沖發(fā)生器。每按一次鍵，輸出一個(gè)脈沖，與此鍵對(duì)應(yīng)的發(fā)光管也會(huì)閃亮一次，時(shí)間2

26、0ms。 （6）附圖2-1e是琴鍵式信號(hào)發(fā)生器，當(dāng)按下鍵時(shí)，輸出為高電平，對(duì)應(yīng)的發(fā)光管發(fā)亮；當(dāng)松開(kāi)鍵時(shí)，輸出為高電平，此鍵的功能可用于手動(dòng)控制脈沖的寬度。具有琴鍵式信號(hào)發(fā)生器的實(shí)驗(yàn)結(jié)構(gòu)圖是no.3。2 各實(shí)驗(yàn)電路結(jié)構(gòu)圖特點(diǎn)與適用范圍簡(jiǎn)述 （1）結(jié)構(gòu)圖no.0：目標(biāo)芯片的pio19至pio44共8組4位2進(jìn)制碼輸出，經(jīng)外部的7段譯碼器可顯示于實(shí)驗(yàn)系統(tǒng)上的8個(gè)數(shù)碼管。鍵1和鍵2可分別輸出2個(gè)四位2進(jìn)制碼。一方面這四位碼輸入目標(biāo)芯片的pio11pio8和pio15pio12，另一方面，可以觀察發(fā)光管d1至d8來(lái)了解輸入的數(shù)值。例如，當(dāng)鍵1控制輸入pio11pio8的數(shù)為ha時(shí)，則發(fā)光管d4和d2亮，

27、d3和d1滅。電路的鍵8至鍵3分別控制一個(gè)高低電平信號(hào)發(fā)生器向目標(biāo)芯片的pio7至pio2輸入高電平或低電平，揚(yáng)聲器接在“speaker”上，具體接在哪一引腳要看目標(biāo)芯片的類型，這需要查第3節(jié)的引腳對(duì)照表。如目標(biāo)芯片為flex10k10，則揚(yáng)聲器接在“3”引腳上。目標(biāo)芯片的時(shí)時(shí)鐘輸入未在圖上標(biāo)出，也需查閱第3節(jié)的引腳對(duì)照表。例如，目標(biāo)芯片為xc95108，則輸入此芯片的時(shí)鐘信號(hào)有clock0至clock10，共11個(gè)可選的輸入端，對(duì)應(yīng)的引腳為65至80。具體的輸入頻率，可參考主板頻率選擇模塊。此電路可用于設(shè)計(jì)頻率計(jì)，周期計(jì)，計(jì)數(shù)器等等。 (2)結(jié)構(gòu)圖no.1：適用于作加法器、減法器、比較器或乘

28、法器等。例如，加法器設(shè)計(jì)，可利用鍵4和鍵3輸入8 位加數(shù)；鍵2和鍵1輸入8位被加數(shù)，輸入的加數(shù)和被加數(shù)將顯示于鍵對(duì)應(yīng)的數(shù)碼管4-1，相加的和顯示于數(shù)碼管6和5；可令鍵8控制此加法器的最低位進(jìn)位。 (3)結(jié)構(gòu)圖no.2：可用于作vga視頻接口邏輯設(shè)計(jì)，或使用數(shù)碼管8至數(shù)碼管5共4個(gè)數(shù)碼管作7段顯示譯碼方面的實(shí)驗(yàn)；而數(shù)碼管4至數(shù)碼管1，4個(gè)數(shù)碼管可作譯碼后顯示，鍵1和鍵2可輸入高低電平。 (4)結(jié)構(gòu)圖no.3：特點(diǎn)是有8個(gè)琴鍵式鍵控發(fā)生器，可用于設(shè)計(jì)八音琴等電路系統(tǒng)。也可以產(chǎn)生時(shí)間長(zhǎng)度可控的單次脈沖。該電路結(jié)構(gòu)同結(jié)構(gòu)圖no.0一樣，有8個(gè)譯碼輸出顯示的數(shù)碼管，以顯示目標(biāo)芯片的32位輸出信號(hào)，且8個(gè)

29、發(fā)光管也能顯示目標(biāo)器件的8位輸出信號(hào)。 (5）結(jié)構(gòu)圖no.4：適合于設(shè)計(jì)移位寄存器、環(huán)形計(jì)數(shù)器等。電路特點(diǎn)是，當(dāng)在所設(shè)計(jì)的邏輯中有串行2進(jìn)制數(shù)從pio10輸出時(shí)，若利用鍵7作為串行輸出時(shí)鐘信號(hào)，則pio10的串行輸出數(shù)碼可以在發(fā)光管d8至d1上逐位顯示出來(lái)，這能很直觀地看到串出的數(shù)值。(6)結(jié)構(gòu)圖no.5：此電路結(jié)構(gòu)比較復(fù)雜，有較強(qiáng)的功能，主要用于目標(biāo)器件與外界電路的接口設(shè)計(jì)實(shí)驗(yàn)。該電路主要含以9大模塊： 1普通內(nèi)部邏輯設(shè)計(jì)模塊。在圖的左下角。此模塊與以上幾個(gè)電路使用方法相同，例如同結(jié)構(gòu)圖no.3的唯一區(qū)別是8個(gè)鍵控信號(hào)不再是琴鍵式電平輸出，而是高低電平方式向目標(biāo)芯片輸入（即乒乓開(kāi)關(guān)）。此電路

30、結(jié)構(gòu)可完成許多常規(guī)的實(shí)驗(yàn)項(xiàng)目。 2ram/rom接口。在圖左上角，此接口對(duì)應(yīng)于主板上，有一個(gè)32腳的dip座，在上面可以插大部分流行的ram或rom器件。（僅gw48-gk系統(tǒng)包含此接口）例如： ram：628128（32pin）、62256（28pin）、6264（28pin）等； rom：2764、27128、27256、27512、27c010、27c020、27c040、27c080； 28c64、28c256等29c010、29c020、29c040等。此32腳座的各引腳與目標(biāo)器件的連接方式示于圖上，是用標(biāo)準(zhǔn)引腳名標(biāo)注的，如pio48（第1腳）、pio10（第2腳）等等。注意，與此座

31、相接的還有2個(gè)跳線座，具體使用方法參看上節(jié)。對(duì)于不同的ram或rom，其各引腳的功能定義不盡一致，即不一定兼容，因此在使用前應(yīng)該查閱相關(guān)的資料，但在結(jié)構(gòu)圖的上方也列出了部分引腳情況，以資參考。3vga視頻接口。在圖右上角，它與目標(biāo)器件有5個(gè)連接信號(hào)：pio40、41、42、43、44，通過(guò)查表（第3節(jié)的引腳對(duì)照表），可的對(duì)應(yīng)于epf10k20-144的5個(gè)引腳號(hào)分別是：87、88、89、90、91。4ps/2鍵盤(pán)接口。在圖右上側(cè)。它與目標(biāo)器件有2個(gè)連接信號(hào)：pio45、46。5a/d轉(zhuǎn)換接口。在圖左側(cè)中。圖中給出了adc0809與目標(biāo)器件連接的電路圖。使用注意事項(xiàng)可參照上節(jié)。有關(guān)fpga/cp

32、ld與adc0809接口方面的實(shí)驗(yàn)示例在本實(shí)驗(yàn)講義中已經(jīng)給出（實(shí)驗(yàn)12）。 6d/a轉(zhuǎn)換接口。在圖右下側(cè)。圖中給出了dac0832與目標(biāo)器件連接的電路圖。使用注意事項(xiàng)可參照上節(jié)。有關(guān)fpga/cpld與0832接口方面的實(shí)驗(yàn)示例在本實(shí)驗(yàn)講義中已經(jīng)給出（實(shí)驗(yàn)16）。7lm311接口。注意，此接口電路包含在以上的d/a接口電路中，可用于完成使用dac0832與比較器lm311共同實(shí)現(xiàn)a/d轉(zhuǎn)換的控制實(shí)驗(yàn)。比較器的輸出可通過(guò)主板左下側(cè)的跳線選擇“比較器”，使之與目標(biāo)器件的pio37相連。以便用目標(biāo)器件接收311的輸出信號(hào)。注意，有關(guān)d/a和311方面的實(shí)驗(yàn)都必須打開(kāi)+/-12v電壓源，實(shí)驗(yàn)結(jié)束后關(guān)閉

33、此電源。8單片機(jī)接口。在圖右中側(cè)。圖中給出了at89c2051單片機(jī)與目標(biāo)器件連接的電路圖。詳細(xì)使用方法可參看上節(jié)。9rs232通信接口。注意，此接口電路包含在以上的單片機(jī)接口電路中。注意，如圖所示，如果分別短接單片機(jī)的腳2與19、腳3與18，就能使rs232接口直接與目標(biāo)器件相連，以便完成目標(biāo)器件與pc機(jī)的硬件rs232通信結(jié)構(gòu)方面的實(shí)驗(yàn)，詳細(xì)使用方法可參看上節(jié)。注意，結(jié)構(gòu)圖no.5中并不是所有電路模塊都可以同時(shí)使用，這是因?yàn)楦髂K與目標(biāo)器件的io接口有重合。仔細(xì)觀察可以發(fā)現(xiàn)：1當(dāng)使用ram/rom時(shí)，數(shù)碼管3、4、5、6、7、8共6各數(shù)碼管不能同時(shí)使用，這時(shí)，如果有必要使用更多的顯示，必須

34、使用以下介紹的掃描顯示電路。但ram/rom可以與d/a轉(zhuǎn)換同時(shí)使用，盡管他們的數(shù)據(jù)口（pio24、25、26、27、28、29、30、31）是重合的。這時(shí)如果希望將ram/rom中的數(shù)據(jù)輸入d/a器件中，可設(shè)定目標(biāo)器件的pio24、25、26、27、28、29、30、31端口為高阻態(tài)；而如果希望用目標(biāo)器件fpga直接控制d/a器件，可通過(guò)主板上的跳線禁止ram/rom數(shù)據(jù)口。ram/rom能與vga同時(shí)使用，但不能與ps/2同時(shí)使用，這時(shí)可以使用以下介紹的ps/2接口。2 單片機(jī)不能與d/a同時(shí)使用，但d/a與a/d能同時(shí)使用。3 a/d不能與ram/rom同時(shí)使用，由于他們有部分端口重合，

35、若使用ram/rom，必須禁止adc0809，即將主板左下方的跳線口“a/d禁止”短路；而當(dāng)使用adc0809時(shí)，應(yīng)該禁止ram/rom，即將主板上的跳線口slram短路“ram_no”。如果希望a/d和ram/rom同時(shí)使用以實(shí)現(xiàn)諸如高速采樣方面的功能，必須使用含有高速a/d器件的適配板，如gw-dsp系列適配板，或gwa102ad、gwak30ad等型號(hào)的適配板。4 ram/rom不能與311同時(shí)使用，因?yàn)樵诙丝趐io37上，兩者重合。(7)結(jié)構(gòu)圖no.6：此電路與no.2相似，但增加了兩個(gè)4位2進(jìn)制數(shù)發(fā)生器，數(shù)值分別輸入目標(biāo)芯片的pio7pio4和pio3pio0。例如，當(dāng)按鍵2時(shí)，輸入

36、pio7pio4的數(shù)值將顯示于對(duì)應(yīng)的數(shù)碼管2，以便了解輸入的數(shù)值。(8）結(jié)構(gòu)圖no.7：此電路適合于設(shè)計(jì)時(shí)鐘、定時(shí)器、秒表等。因?yàn)榭衫面I8和鍵5分別控制時(shí)鐘的清零和設(shè)置時(shí)間的使能；利用鍵7、5和1進(jìn)行時(shí)、分、秒的設(shè)置。 (9）結(jié)構(gòu)圖no.8：此電路適用于作并進(jìn)/串出或串進(jìn)/并出等工作方式的寄存器、序列檢測(cè)器、密碼鎖等邏輯設(shè)計(jì)。它的特點(diǎn)是利用鍵2、鍵1能序置8位2進(jìn)制數(shù)，而鍵6能發(fā)出串行輸入脈沖，每按鍵一次，即發(fā)一個(gè)單脈沖，則此8位序置數(shù)的高位在前，向pio10串行輸入一位，同時(shí)能從d8至d1的發(fā)光管上看到串形左移的數(shù)據(jù)，十分形象直觀。 (10)結(jié)構(gòu)圖no.9：若欲驗(yàn)證交通燈控制等類似的邏輯電

37、路，可選此電路結(jié)構(gòu)。 (11)結(jié)構(gòu)圖no.b：此電路可用于完成掃描顯示控制設(shè)計(jì)。 (12)當(dāng)系統(tǒng)上的“模式指示”數(shù)碼管顯示“a”時(shí)，系統(tǒng)將變成一臺(tái)頻率計(jì)，數(shù)碼管8將顯示“f”，“數(shù)碼6”至“數(shù)碼1”顯示頻率值，最低位單位是hz。測(cè)頻輸入端為系統(tǒng)板右側(cè)的jp1b插座。 (13)實(shí)驗(yàn)電路結(jié)構(gòu)圖com：此圖的所有電路僅gw48-gk系統(tǒng)擁有，即以上所述的所有電路結(jié)構(gòu)（除ram/rom模塊），包括“實(shí)驗(yàn)電路結(jié)構(gòu)no.0”至“實(shí)驗(yàn)電路結(jié)構(gòu)no.b”共11套電路結(jié)構(gòu)模式為gw48-ck和gw48-gk兩種系統(tǒng)共同擁有（兼容），我們把他們稱為通用電路結(jié)構(gòu)。在原來(lái)的11套電路結(jié)構(gòu)模式中的每一套結(jié)構(gòu)圖中增加附圖

38、2-13所示的“實(shí)驗(yàn)電路結(jié)構(gòu)圖com”。 例如，在gw48-gk系統(tǒng)中，當(dāng)“模式鍵”選擇“5”時(shí)，電路結(jié)構(gòu)將進(jìn)入附圖2-7所示的實(shí)驗(yàn)電路結(jié)構(gòu)圖no.5外，還應(yīng)該加入“實(shí)驗(yàn)電路結(jié)構(gòu)圖com”。這樣以來(lái)，在每一電路模式中就能比原來(lái)實(shí)現(xiàn)更多的實(shí)驗(yàn)項(xiàng)目?！皩?shí)驗(yàn)電路結(jié)構(gòu)圖com”包含的電路模塊有：1 ps/2鍵盤(pán)接口。注意，在通用電路結(jié)構(gòu)中，還有一個(gè)用于鼠標(biāo)的ps/2接口。2 4鍵直接輸入接口。原來(lái)的鍵1至鍵8是由“多任務(wù)重配置”電路結(jié)構(gòu)控制的，所以鍵的輸入信號(hào)沒(méi)有抖動(dòng)問(wèn)題，不需要在目標(biāo)芯片的電路設(shè)計(jì)中加入消抖動(dòng)電路，這樣，能簡(jiǎn)化設(shè)計(jì)，迅速入門(mén)。所以設(shè)計(jì)者如果希望完成鍵的消抖動(dòng)電路設(shè)計(jì)，可利用此圖的鍵9

39、至鍵12。當(dāng)然也可以利用此4鍵完成其他方面的設(shè)計(jì)。注意，此4鍵為上拉鍵，按下后為低電平。3 i平方c串行總線存儲(chǔ)器件接口。該接口器件用24c01擔(dān)任，這是一種十分常用的串行e平方rom器件。4 usb接口。此接口是slave接口。5 掃描顯示電路。這是一個(gè)6數(shù)碼管（共陰數(shù)碼管）的掃描顯示電路。段信號(hào)為7個(gè)數(shù)碼段加一個(gè)小數(shù)點(diǎn)段，共8位，分別由pio60、61、62、63、64、65、66、67通過(guò)同相驅(qū)動(dòng)后輸入；而位信號(hào)由外部的6個(gè)反相驅(qū)動(dòng)器驅(qū)動(dòng)后輸入數(shù)碼管的共陰端?！皩?shí)驗(yàn)電路結(jié)構(gòu)圖com”中各標(biāo)準(zhǔn)信號(hào)（piox）對(duì)應(yīng)的器件的引腳名，必須查附表1-2，而不是查第3節(jié)的通用的引腳對(duì)照表。附表1-2

40、僅適用于gw48-gk系統(tǒng)：附表1-2 flex10k20、ep1k30/50-144-pin tqfp器件標(biāo)準(zhǔn)信號(hào)名與引腳號(hào)對(duì)照表引腳名pio60pio61pio62pio63pio64pio65pio66pio67pio68pio69引腳號(hào)144130131132133135136137109110引腳名pio70pio71pio72pio73pio74pio75pio76pio77pio78pio79引腳號(hào)1111121131141161201101411211226 6發(fā)光管插線接口。此接口是slave接口。在主板的右上方有6個(gè)發(fā)光管，以供必要時(shí)用接插線與目標(biāo)器件連接顯示。由于顯示控制

41、信號(hào)的頻率比較低，所以目標(biāo)器件可以直接通過(guò)連接線向此發(fā)光管輸出。7 20針插線接口。在主板的兩側(cè)各有一個(gè)10針的接插端口，以供直接插線連接。這兩個(gè)接口對(duì)于具有80針而非100針插座的適配座特別有用，即可以直接用線連接目標(biāo)板與主板上各接口。左邊的接插口各針?biāo)鶚?biāo)的信號(hào)名對(duì)應(yīng)的標(biāo)準(zhǔn)信號(hào)為：aabbccddeeffgghhx1x2pio60pio61pio62pio63pio64pio65pio66pio67pio76pio77 顯然，以上的信號(hào)是與附圖2-13的掃描電路的段信號(hào)相接的。右邊的接插口各針?biāo)鶚?biāo)的信號(hào)名對(duì)應(yīng)的標(biāo)準(zhǔn)信號(hào)為：dw1dw2dw3dw4k1k2k3k4x3x4pio68pio69p

42、io70pio71pio72pio73pio74pio75pio78pio793 實(shí)驗(yàn)電路結(jié)構(gòu)圖附圖2-2 實(shí)驗(yàn)電路結(jié)構(gòu)圖no.0附圖2-3 實(shí)驗(yàn)電路結(jié)構(gòu)圖no.1 附圖2-4 實(shí)驗(yàn)電路結(jié)構(gòu)圖no.2 附圖2-5 實(shí)驗(yàn)電路結(jié)構(gòu)圖no.3 附圖2-6 實(shí)驗(yàn)電路結(jié)構(gòu)圖no.4附圖2-7 實(shí)驗(yàn)電路結(jié)構(gòu)圖no.5附圖2-8 實(shí)驗(yàn)電路結(jié)構(gòu)圖no.6 附圖2-9 實(shí)驗(yàn)電路結(jié)構(gòu)圖no.7附圖2-10 實(shí)驗(yàn)電路結(jié)構(gòu)圖no.8附圖2-11 實(shí)驗(yàn)電路結(jié)構(gòu)圖no.9 附圖2-12 實(shí)驗(yàn)電路結(jié)構(gòu)圖no.b 附圖2-13 實(shí)驗(yàn)電路結(jié)構(gòu)圖com 第三節(jié) gw48ck/es eda系統(tǒng)和gwdvp-b應(yīng)用板萬(wàn)能接插口與結(jié)構(gòu)

43、圖信號(hào)/與芯片引腳對(duì)照表 結(jié)構(gòu)圖上的信號(hào)名isplsi 1032e -plcc84isplsi1048e -pqfp128flex epf10k10 -plcc84xcs05/xcs10 -plcc84epm7128s-pl84epm7160s-pl84引腳號(hào)引腳名稱引腳號(hào)引腳名稱引腳號(hào)引腳名稱引腳號(hào)引腳名稱引腳號(hào)引腳名稱pio026i/o021i/o05i/o03i/o04i/o0pio127i/o122i/o16i/o14i/o15i/o1pio228i/o223i/o27i/o25i/o26i/o2pio329i/o324i/o38i/o36i/o38i/o3pio430i/o425i/

44、o49i/o47i/o49i/o4pio531i/o526i/o510i/o58i/o510i/o5pio632i/o627i/o611i/o69i/o611i/o6pio733i/o728i/o716i/o710i/o712i/o7pio834i/o829i/o817i/o813i/o815i/o8pio935i/o930i/o918i/o914i/o916i/o9pio1036i/o1031i/o1019i/o1015i/o1017i/o10pio1137i/o1132i/o1121i/o1116i/o1118i/o11pio1238i/o1234i/o1222i/o1217i/o1220

45、i/o12pio1339i/o1335i/o1323i/o1318i/o1321i/o13pio1440i/o1436i/o1424i/o1419i/o1422i/o14pio1541i/o1537i/o1525i/o1520i/o1524i/o15pio1645i/o1638i/o1627i/o1623i/o1625i/o16pio1746i/o1739i/o1728i/o1724i/o1727i/o17pio1847i/o1840i/o1829i/o1825i/o1828i/o18pio1948i/o1941i/o1930i/o1926i/o1929i/o19pio2049i/o2042i

46、/o2035i/o2027i/o2030i/o20pio2150i/o2143i/o2136i/o2128i/o2131i/o21pio2251i/o2244i/o2237i/o2229i/o2233i/o22pio2352i/o2345i/o2338i/o2335i/o2334i/o23pio2453i/o2452i/o2439i/o2436i/o2435i/o24pio2554i/o2553i/o2547i/o2537i/o2536i/o25pio2655i/o2654i/o2648i/o2638i/o2637i/o26pio2756i/o2755i/o2749i/o2739i/o2739

47、i/o27pio2857i/o2856i/o2850i/o2840i/o2840i/o28pio2958i/o2957i/o2951i/o2941i/o2941i/o29pio3059i/o3058i/o3052i/o3044i/o3044i/o30pio3160i/o3159i/o3153i/o3145i/o3145i/o31pio3268i/o3260i/o3254i/o3246i/o3246i/o32pio3369i/o3361i/o3358i/o3347i/o3348i/o33pio3470i/o3462i/o3459i/o3448i/o3449i/o34pio3571i/o3563i

48、/o3560i/o3549i/o3550i/o35pio3672i/o3666i/o3661i/o3650i/o3651i/o36pio3773i/o3767i/o3762i/o3751i/o3752i/o37pio3874i/o3868i/o3864i/o3856i/o3854i/o38pio3975i/o3969i/o3965i/o3957i/o3955i/o39pio4076i/o4070i/o4066i/o4058i/o4056i/o40pio4177i/o4171i/o4167i/o4159i/o4157i/o41pio4278i/o4272i/o4270i/o4260i/o4258

49、i/o42pio4379i/o4373i/o4371i/o4361i/o4360i/o43pio4480i/o4474i/o4472i/o4462i/o4461i/o44pio4581i/o4575i/o4573i/o4565i/o4563i/o45pio4682i/o4676i/o4678i/o4666i/o4664i/o46pio4783i/o4777i/o4779i/o4767i/o4765i/o47pio483i/o4885i/o4880i/o4868i/o4867i/o48pio494i/o4986i/o4981i/o4969i/o4968i/o49spker5i/o5087i/o503clrn70i/o5081i/o50clock06i/o5188i/o512in172i/o52 結(jié)構(gòu)圖上的信號(hào)名isplsi 1032e -plcc84isplsi1048e -plcc84flex epf10k10 -plcc84xcs05/xcs10 -plcc84epm7128s-pl84epm7160s-pl84引腳號(hào)引腳名稱引腳號(hào)引腳名稱引腳號(hào)引腳名稱