555定時器及其應用

1、上 海 大 學本科生課程作業(yè) 題目：數(shù)字電子技術(shù)課程實踐項目一課程名稱： 數(shù)字電子技術(shù) 學 院： 機電工程與自動化學院 姓 名： 張煒 學 號： 12122030 題目要求：了解相關(guān)芯片及電路的特點、具體型號、參數(shù)及應用555定時器1. 芯片名稱：555定時器2.簡介：555集成時基電路稱為集成定時器，是一種數(shù)字、模擬混合型的中規(guī)模集成電路，其應用十分廣泛。該電路使用靈活、方便，只需外接少量的阻容元件就可以構(gòu)成單穩(wěn)、多諧和施密特觸發(fā)器，因而廣泛用于信號的產(chǎn)生、變換、控制與檢測。它的內(nèi)部電壓標準使用了三個5K的電阻，故取名555電路。3.具體型號：其電路類型有雙極型和CMOS型兩大類，兩者的工作

2、原理和結(jié)構(gòu)相似。幾乎所有的雙極型產(chǎn)品型號最后的三位數(shù)碼都是555或556；所有的CMOS產(chǎn)品型號最后四位數(shù)碼都是7555或7556，兩者的邏輯功能和引腳排列完全相同，易于互換。555和7555是單定時器，556和7556是雙定時器。4.參數(shù)：雙極型的電壓是+5V+15V，輸出的最大電流可達200mA，CMOS型的電源電壓是+3V+18V。 5.電路特點： 555電路的內(nèi)部電路方框圖如圖1所示。它含有兩個電壓比較器，一個基本RS觸發(fā)器，一個放電開關(guān)T，比較器的參考電壓由三只5K的電阻器構(gòu)成分壓，它們分別使高電平比較器A1同相比較端和低電平比較器A2的反相輸入端的參考電平為和。A1和A2的輸出端控

3、制RS觸發(fā)器狀態(tài)和放電管開關(guān)狀態(tài)。當輸入信號輸入并超過時，觸發(fā)器復位，555的輸出端3腳輸出低電平，同時放電，開關(guān)管導通；當輸入信號自2腳輸入并低于時，觸發(fā)器置位，555的3腳輸出高電平，同時放電，開關(guān)管截止。是復位端，當其為0時，555輸出低電平。平時該端開路或接VCC。Vc是控制電壓端（5腳），平時輸出作為比較器A1的參考電平，當5腳外接一個輸入電壓，即改變了比較器的參考電平，從而實現(xiàn)對輸出的另一種控制，在不接外加電壓時，通常接一個0.01uf的電容器到地，起濾波作用，以消除外來的干擾，以確保參考電平的穩(wěn)定。T為放電管，當T導通時，將給接于腳7的電容器提供低阻放電電路。圖片 1 555定時

4、器內(nèi)部框圖6.555定時器的典型應用 （1）構(gòu)成單穩(wěn)態(tài)觸發(fā)器 圖片 2 555構(gòu)成單穩(wěn)態(tài)觸發(fā)器上圖2為由555定時器和外接定時元件R、C構(gòu)成的單穩(wěn)態(tài)觸發(fā)器。D為鉗位二極管，穩(wěn)態(tài)時555電路輸入端處于電源電平，內(nèi)部放電開關(guān)管T導通，輸出端Vo輸出低電平，當有一個外部負脈沖觸發(fā)信號加到Vi端。并使2端電位瞬時低于，低電平比較器動作，單穩(wěn)態(tài)電路即開始一個穩(wěn)態(tài)過程，電容C開始充電，Vc按指數(shù)規(guī)律增長。當Vc充電到時，高電平比較器動作，比較器A1翻轉(zhuǎn)，輸出Vo從高電平返回低電平，放電開關(guān)管T重新導通，電容C上的電荷很快經(jīng)放電開關(guān)管放電，暫態(tài)結(jié)束，恢復穩(wěn)定，為下個觸發(fā)脈沖的來到作好準備。波形圖見圖3。 圖

5、片 3 單穩(wěn)態(tài)觸發(fā)器波形圖暫穩(wěn)態(tài)的持續(xù)時間Tw（即為延時時間）決定于外接元件R、C的大小。Tw=1.1RC通過改變R、C的大小，可使延時時間在幾個微秒和幾十分鐘之間變化。當這種單穩(wěn)態(tài)電路作為計時器時，可直接驅(qū)動小型繼電器，并可采用復位端接地的方法來終止暫態(tài)，重新計時。此外需用一個續(xù)流二極管與繼電器線圈并接，以防繼電器線圈反電勢損壞內(nèi)部功率管。（2）構(gòu)成多諧振蕩器如圖4，由555定時器和外接元件R1、R2、C構(gòu)成多諧振蕩器，腳2與腳6直接相連。電路沒有穩(wěn)態(tài)，僅存在兩個暫穩(wěn)態(tài)，電路亦不需要外接觸發(fā)信號，利用電源通過R1、R2向C充電，以及C通過R2向放電端放電，使電路產(chǎn)生振蕩。電容C在和之間充電和

6、放電，從而在輸出端得到一系列的矩形波，對應的波形如圖5所示。 圖片 4構(gòu)成多諧振 圖片 5構(gòu)成多諧振的波形圖輸出信號的時間參數(shù)是： T=0.7（R1+R2）C=0.7R2C其中，為VC由上升到所需的時間，為電容C放電所需的時間。555電路要求R1與R2均應不小于1K，但兩者之和應不大于3.3M。外部元件的穩(wěn)定性決定了多諧振蕩器的穩(wěn)定性，555定時器配以少量的元件即可獲得較高精度的振蕩頻率和具有較強的功率輸出能力。因此，這種形式的多諧振蕩器應用很廣。計數(shù)器工作原理： 計數(shù)器是數(shù)字系統(tǒng)中用的較多的基本邏輯器件，它的基本功能是統(tǒng)計時鐘脈沖的個數(shù)，即實現(xiàn)計數(shù)操作，它也可用與分頻、定時、產(chǎn)生節(jié)拍脈沖和脈

7、沖序列等。例如，計算機中的時序發(fā)生器、分頻器、指令計數(shù)器等都要使用計數(shù)器。計數(shù)器的種類很多。按構(gòu)成計數(shù)器中的各觸發(fā)器是否使用一個時鐘脈沖源來分，可分為同步計數(shù)器和異步計數(shù)器；按進位體制的不同，可分為二進制計數(shù)器、十進制計數(shù)器和任意進制計數(shù)器；按計數(shù)過程中數(shù)字增減趨勢的不同，可分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器；還有可預制數(shù)和可編計數(shù)器等等。1、 用D觸發(fā)器構(gòu)成異步二進制加法/減法計數(shù)器圖6 3位二進制異步加法器如上圖6所示，是由3個上升沿觸發(fā)的D觸發(fā)器組成的3位二進制異步加法器。圖中各個觸發(fā)器的反相輸出端與該觸發(fā)器的D輸入端相連，就把D觸發(fā)器轉(zhuǎn)換成為計數(shù)型觸發(fā)器T。將上圖加以少許改變后，即

8、將低位觸發(fā)器的Q端與高一位的CP端相連，就得到3位二進制異步減法器，如下所示：圖7 3位二進制異步減法器2、異步集成計數(shù)器74LS9074LS90為中規(guī)模TTL集成計數(shù)器，可實現(xiàn)二分頻、五分頻和十分頻等功能，它由一個二進制計數(shù)器和一個五進制計數(shù)器構(gòu)成。其引腳排列圖和功能表如下所示：圖8 74LS90的引腳排列圖表1 74LS90的功能表3、中規(guī)模十進制計數(shù)器74LS192(或CC40192)74LS192是同步十進制可逆計數(shù)器，它具有雙時鐘輸入，并具有清除和置數(shù)等功能，其引腳排列及邏輯符號如下所示：圖9 74LS192的引腳排列及邏輯符號 （a）引腳排列 (b) 邏輯符號圖中：為置數(shù)端，為加計

9、數(shù)端，為減計數(shù)端，為非同步進位輸出端， 為非同步借位輸出端，P0、P1、P2、P3為計數(shù)器輸入端，為清除端，Q0、Q1、Q2、Q3為數(shù)據(jù)輸出端。其功能表如下： 輸入 輸出MRP3P2P1P0Q3Q2Q1Q0 1 0000 0 0 dcbadcba 0 1 1 加計數(shù) 0 1 1 減計數(shù)表2 74LS192的功能表4、4位二進制同步計數(shù)器74LS161該計數(shù)器能同步并行預置數(shù)據(jù)，具有清零置數(shù)，計數(shù)和保持功能，具有進位輸出端，可以串接計數(shù)器使用。它的管腳排列如圖5所示：圖10 74LS161管腳排列圖 它的功能表如下：表3 74LS161功能表從邏輯圖和功能表可知，該計數(shù)器具有清零信號/MR，使能信號CEP，CET，置數(shù)信號PE，時鐘信號CP和四個數(shù)據(jù)輸入端P0P3，四個數(shù)據(jù)輸出端Q0Q3，以及進位輸出TC，且TC=Q0Q1Q2Q3CET。5、計數(shù)器的級連