第七章 存儲器、復雜可編程器件

1、 第七章 存儲器、復雜可編程器件第二十六講 教學內(nèi)容：存儲器的概念、特點及分類；常用存儲芯片的性能、存儲結(jié)構(gòu)與尋址方式；常用存儲芯片的應(yīng)用。 教學要求：了解存儲器的概念、特點及分類；掌握 常用存儲芯片的性能及應(yīng)用。 教學難點：RAM、ROM的結(jié)構(gòu)及其工作原理，半導體存儲器的應(yīng)用，EEPROM的概念。數(shù)字信息在運算或處理過程中，需要使用專門的存儲器進行較長時間的存儲，正是因為有了存儲器，計算機才有了對信息的記憶功能。存儲器的種類很多，本章主要討論半導體存儲器。半導體存儲器以其品種多、容量大、速度快、耗電省、體積小、操作方便、維護容易等優(yōu)點，在數(shù)字設(shè)備中得到廣泛應(yīng)用。目前，微型計算機的內(nèi)存普遍采用

2、了大容量的半導體存儲器。存儲器用以存儲一系列二進制數(shù)碼的器件。半導體存儲器的分類根據(jù)使用功能的不同，半導體存儲器可分為隨機存取存儲器（RAMRandom Access Memory）和只讀存儲器（ROMRead-Only memory）。按照存儲機理的不同，RAM又可分為靜態(tài)RAM和動態(tài)RAM。存儲器的容量存儲器的容量=字長（n）字數(shù)（m）7.1隨機存取存儲器（RAM）隨機存取存儲器簡稱RAM，也叫做讀/寫存儲器，既能方便地讀出所存數(shù)據(jù)，又能隨時寫入新的數(shù)據(jù)。RAM的缺點是數(shù)據(jù)的易失性，即一旦掉電，所存的數(shù)據(jù)全部丟失。一 RAM的基本結(jié)構(gòu)由存儲矩陣、地址譯碼器、讀寫控制器、輸入/輸出控制、片選

3、控制等幾部分組成。圖7.11 RAM的結(jié)構(gòu)示意框圖1. 存儲矩陣RAM的核心部分是一個寄存器矩陣，用來存儲信息，稱為存儲矩陣。圖7.15所示是10241位的存儲矩陣和地址譯碼器。屬多字1位結(jié)構(gòu)，1024個字排列成3232的矩陣，中間的每一個小方塊代表一個存儲單元。為了存取方便，給它們編上號，32行編號為X0、X1、X31，32列編號為Y0、Y1、Y31。這樣每一個存儲單元都有了一個固定的編號（Xi行、Yj列），稱為地址。圖7.15 10241位RAM的存儲矩陣2 址譯碼器址譯碼器的作用，是將寄存器地址所對應(yīng)的二進制數(shù)譯成有效的行選信號和列選信號，從而選中該存儲單元。存儲器中的地址譯碼器常用雙譯

4、碼結(jié)構(gòu)。上例中，行地址譯碼器用5輸入32輸出的譯碼器，地址線（譯碼器的輸入）為A0、A1 、A4，輸出為X0、X1、X31；列地址譯碼器也用5輸入32輸出的譯碼器，地址線（譯碼器的輸入）為A5、A6 、A9，輸出為Y0、Y1、Y31，這樣共有10條地址線。例如，輸入地址碼A9A8A7A6A5A4A3A2A1A0=0000000001，則行選線X11、列選線Y01，選中第X1行第Y0列的那個存儲單元。從而對該寄存器進行數(shù)據(jù)的讀出或?qū)懭搿?. 讀/寫控制訪問RAM時，對被選中的寄存器，究竟是讀還是寫，通過讀/寫控制線進行控制。如果是讀，則被選中單元存儲的數(shù)據(jù)經(jīng)數(shù)據(jù)線、輸入/輸出線傳送給CPU；如果

5、是寫，則CPU將數(shù)據(jù)經(jīng)過輸入/輸出線、數(shù)據(jù)線存入被選中單元。一般RAM的讀/寫控制線高電平為讀，低電平為寫；也有的RAM讀/寫控制線是分開的，一根為讀，另一根為寫。4. 輸入/輸出RAM通過輸入/輸出端與計算機的中央處理單元（CPU）交換數(shù)據(jù)，讀出時它是輸出端，寫入時它是輸入端，即一線二用，由讀/寫控制線控制。輸入/輸出端數(shù)據(jù)線的條數(shù)，與一個地址中所對應(yīng)的寄存器位數(shù)相同，例如在10241位的RAM中，每個地址中只有1個存儲單元（1位寄存器），因此只有1條輸入/輸出線；而在2564位的RAM中，每個地址中有4個存儲單元（4位寄存器），所以有4條輸入/輸出線。也有的RAM輸入線和輸出線是分開的。R

6、AM的輸出端一般都具有集電極開路或三態(tài)輸出結(jié)構(gòu)。5. 片選控制由于受RAM的集成度限制，一臺計算機的存儲器系統(tǒng)往往是由許多片RAM組合而成。CPU訪問存儲器時，一次只能訪問RAM中的某一片（或幾片），即存儲器中只有一片（或幾片）RAM中的一個地址接受CPU訪問，與其交換信息，而其他片RAM與CPU不發(fā)生聯(lián)系，片選就是用來實現(xiàn)這種控制的。通常一片RAM有一根或幾根片選線，當某一片的偏選線接入有效電平時，該片被選中，地址譯碼器的輸出信號控制該片某個地址的寄存器與CPU接通；當片選線接入無效電平時，則該片與CPU之間處于斷開狀態(tài)。6. RAM的輸入/輸出控制電路圖7.12給出了一個簡單的輸入/輸出控

7、制電路。圖7.12 輸入/輸出控制電路當選片信號CS1時，G5、G4輸出為0，三態(tài)門G1、G2、G3均處于高阻狀態(tài)，輸入/輸出（I/O）端與存儲器內(nèi)部完全隔離，存儲器禁止讀/寫操作，即不工作。當CS0時，芯片被選通：當1時，G5輸出高電平，G3被打開，于是被選中的單元所存儲的數(shù)據(jù)出現(xiàn)在I/O端，存儲器執(zhí)行讀操作；當0時，G4輸出高電平，G1、G2被打開，此時加在I/O端的數(shù)據(jù)以互補的形式出現(xiàn)在內(nèi)部數(shù)據(jù)線上，并被存入到所選中的存儲單元，存儲器執(zhí)行寫操作。7. RAM的工作時序為保證存儲器準確無誤地工作，加到存儲器上的地址、數(shù)據(jù)和控制信號必須遵守幾個時間邊界條件。圖7.13示出了RAM讀出過程的定

8、時關(guān)系。讀出操作過程如下：（1） 欲讀出單元的地址加到存儲器的地址輸入端；（2） 加入有效的選片信號CS；（3） 在線上加高電平，經(jīng)過一段延時后，所選擇單元的內(nèi)容出現(xiàn)在I/O端；（4） 讓選片信號CS無效，I/O端呈高阻態(tài)，本次讀出過程結(jié)束。由于地址緩沖器、譯碼器及輸入/輸出電路存在延時，在地址信號加到存儲器上之后，必須等待一段時間tAA，數(shù)據(jù)才能穩(wěn)定地傳輸?shù)綌?shù)據(jù)輸出端，這段時間稱為地址存取時間。如果在RAM的地址輸入端已經(jīng)有穩(wěn)定地址的條件下，加入選片信號，從選片信號有效到數(shù)據(jù)穩(wěn)定輸出，這段時間間隔記為tACS。顯然在進行存儲器讀操作時，只有在地址和選片信號加入，且分別等待tAA和tACS以后

9、，被讀單元的內(nèi)容才能穩(wěn)定地出現(xiàn)在數(shù)據(jù)輸出端，這兩個條件必須同時滿足。圖中tRC為讀周期，他表示該芯片連續(xù)進行兩次讀操作必須的時間間隔。圖7.13 RAM讀操作時序圖寫操作的定時波形如圖7.14所示。寫操作過程如下：（1） 將欲寫入單元的地址加到存儲器的地址輸入端；（2） 在選片信號CS端加上有效電平，使RAM選通；（3） 將待寫入的數(shù)據(jù)加到數(shù)據(jù)輸入端；（4） 在線上加入低電平，進入寫工作狀態(tài)；（5） 使選片信號無效，數(shù)據(jù)輸入線回到高阻狀態(tài)。由于地址改變時，新地址的穩(wěn)定需要經(jīng)過一段時間，如果在這段時間內(nèi)加入寫控制信號（即變低），就可能將數(shù)據(jù)錯誤地寫入其他單元。為防止這種情況出現(xiàn)，在寫控制信號有效

10、前，地址必須穩(wěn)定一段時間tAS，這段時間稱為地址建立時間。同時在寫信號失效后，地址信號至少還要維持一段寫恢復時間tWR。為了保證速度最慢的存儲器芯片的寫入，寫信號有效的時間不得小于寫脈沖寬度tWP。此外，對于寫入的數(shù)據(jù)，應(yīng)在寫信號tDW時間內(nèi)保持穩(wěn)定，且在寫信號失效后繼續(xù)保持tDH時間。在時序圖中還給出了寫周期tWC，它反應(yīng)了連續(xù)進行兩次寫操作所需要的最小時間間隔。對大多數(shù)靜態(tài)半導體存儲器來說，讀周期和寫周期是相等的，一般為十幾到幾十ns。圖7.14 RAM寫操作時序圖二 RAM的存儲單元存儲單元是存儲器的核心部分。按工作方式不同可分為靜態(tài)和動態(tài)兩類，按所用元件類型又可分為雙極型和MOS型兩種

11、，因此存儲單元電路形式多種多樣。1、六管NMOS靜態(tài)存儲單元由六只NMOS管（T1T6）組成。T1與T2構(gòu)成一個反相器，T3與T4構(gòu)成另一個反相器，兩個反相器的輸入與輸出交叉連接，構(gòu)成基本觸發(fā)器，作為數(shù)據(jù)存儲單元。T1導通、T3截止為0狀態(tài)，T3導通、T1截止為1狀態(tài)。T5、T6是門控管，由Xi線控制其導通或截止，他們用來控制觸發(fā)器輸出端與位線之間的連接狀態(tài)。T7、T8也是門控管，其導通與截止受Yi線控制，他們是用來控制位線與數(shù)據(jù)線之間連接狀態(tài)的，工作情況與T5、T6類似。但并不是每個存儲單元都需要這兩只管子，而是一列存儲單元用兩只（見圖7.13）。所以，只有當存儲單元所在的行、列對應(yīng)的Xi、

12、Yi線均為1時，該單元才與數(shù)據(jù)線接通，才能對它進行讀或?qū)懀@種情況稱為選中狀態(tài)。圖7.16 六管NMOS靜態(tài)存儲單元2 雙極型晶體管存儲單元圖7.18是一個雙極型晶體管存儲單元電路，它用兩只多發(fā)射極三極管和兩只電阻構(gòu)成一個觸發(fā)器，一對發(fā)射極接在同一條字線上，另一對發(fā)射極分別接在位線B和上。在維持狀態(tài)，字線電位約為0.3V，低于位線電位（約1.1V），因此存儲單元中導通管的電流由字線流出，而與位線連接的兩個發(fā)射結(jié)處于反偏狀態(tài)，相當于位線與存儲器斷開。處于維持狀態(tài)的存儲單元可以是T1導通、T2截止（稱為0狀態(tài)），也可以是T2導通、T1截止（稱為1狀態(tài)）。當單元被選中時，字線電位被提高到2.2V左右

13、，位線的電位低于字線，于是導通管的電流轉(zhuǎn)而從位線流出。如果要讀出，只要檢測其中一條位線有無電流即可。例如可以檢測位線，若存儲單元為1狀態(tài)，則T2導通，電流由線流出，經(jīng)過讀出放大器轉(zhuǎn)換為電壓信號，輸出為1；若存儲單元為0狀態(tài)，則T2截止，線中無電流，讀出放大器無輸入信號，輸出為0。如果要寫入1，則存儲器輸入端的1信號通過寫入電路使B=1、0，將位線B切斷（無電流），迫使T1截止，T2導通，T2的電流由位線流出。當字線恢復到低電平后，T2電流再轉(zhuǎn)向字線，而存儲單元狀態(tài)不變，這樣就完成了寫1；若要寫0，則令B0，1，使位線切斷，迫使T2截止、T1導通。圖7.18 雙極型晶體管存儲單元3四管動態(tài)MOS

14、存儲單元動態(tài)MOS存儲單元存儲信息的原理，是利用MOS管柵極電容具有暫時存儲信息的作用。由于漏電流的存在，柵極電容上存儲的電荷不可能長久保持不變，因此為了及時補充漏掉的電荷，避免存儲信息丟失，需要定時地給柵極電容補充電荷，通常把這種操作稱作刷新或再生。 圖7.19所示是四管動態(tài)MOS存儲單元電路。T1和T2交叉連接，信息（電荷）存儲在C1、C2上。C1、C2上的電壓控制T1、T2的導通或截止。當C1充有電荷（電壓大于T1的開啟電壓），C2沒有電荷（電壓小于T2的開啟電壓）時，T1導通、T2截止，我們稱此時存儲單元為0狀態(tài)；當C2充有電荷，C1沒有電荷時，T2導通、T1截止，我們則稱此時存儲單元

15、為1狀態(tài)。T3和T4是門控管，控制存儲單元與位線的連接。T5和T6組成對位線的預充電電路，并且位一列中所有存儲單元所共用。在訪問存儲器開始時，T5和T6柵極上加“預充”脈沖，T5、T6導通，位線B和被接到電源VDD而變?yōu)楦唠娖健．旑A充脈沖消失后，T5、T6截止，位線與電源VDD斷開，但由于位線上分布電容CB和的作用，可使位線上的高電平保持一段時間。在位線保持為高電平期間，當進行讀操作時，X線變?yōu)楦唠娖剑琓3和T4導通，若存儲單元原來為0態(tài)，即T1導通、T2截止，G2點為低電平，G1點為高電平，此時CB通過導通的T3和T1放電，使位線B變?yōu)榈碗娖剑捎赥2截止，雖然此時T4導通，位線仍保持為高

16、電平，這樣就把存儲單元的狀態(tài)讀到位線B和上。如果此時Y線亦為高電平，則B、的信號將通過數(shù)據(jù)線被送至RAM的輸出端。位線的預充電電路起什么作用呢？在T3、T4導通期間，如果位線沒有事先進行預充電，那么位線的高電平只能靠C1通過T4對充電建立，這樣C1上將要損失掉一部分電荷。由于位線上連接的元件較多，甚至比C1還要大，這就有可能在讀一次后便破壞了G1的高電平，是存儲的信息丟失。采用了預充電電路后，由于位線的電位比G1的電位還要高一些，所以在讀出時，C1上的電荷不但不會損失，反而還會通過T4對C1再充電，使C1上的電荷得到補充，即進行一次刷新。當進行寫操作時，RAM的數(shù)據(jù)輸入端通過數(shù)據(jù)線、位線控制存

17、儲單元改變狀態(tài)，把信息存入其中。圖7.19 四管動態(tài)MOS存儲單元三 RAM的容量擴展在實際應(yīng)用中，經(jīng)常需要大容量的RAM。在單片RAM芯片容量不能滿足要求時，就需要進行擴展，將多片RAM組合起來，構(gòu)成存儲器系統(tǒng)（也稱存儲體）。1位擴展用8片1024（1K）1位RAM構(gòu)成的10248位RAM系統(tǒng)。圖7.112 1K1位RAM擴展成1K8位RAM1. 字擴展用8片1K8位RAM構(gòu)成的8K8位RAM。圖中輸入/輸出線，讀/寫線和地址線A0A9是并聯(lián)起來的，高位地址碼A10、A11和A12經(jīng)74138譯碼器8個輸出端分別控制8片1K8位RAM的片選端，以實現(xiàn)字擴展。圖7.113 1K8位RAM擴展成

18、8K8位RAM如果需要，我們還可以采用位與字同時擴展的方法擴大RAM的容量。四 RAM的芯片簡介1. 芯片引腳排列圖圖7.114所示是2K8位靜態(tài)CMOS RAM6116的引腳排列圖。A0A10是地址碼輸入端，D0D7是數(shù)據(jù)輸出端，是選片端，是輸出使能端，是寫入控制端。圖7.114 靜態(tài)RAM 6116引腳排列圖2. 芯片工作方式和控制信號之間的關(guān)系表7.11所列是6116的工作方式與控制信號之間的關(guān)系，讀出和寫入線是分開的，而且寫入優(yōu)先。表7.11 靜態(tài)RAM6116工作方式與控制信號之間的關(guān)系 工作狀態(tài) 1 高 阻 態(tài) 低功耗維持 0 0 1 穩(wěn)定 輸 出 讀 0 0 穩(wěn)定 輸 入 寫 7

19、.2 只讀存儲器(ROM)只讀存儲器因工作時其內(nèi)容只能讀出而得名，常用于存儲數(shù)字系統(tǒng)及計算機中不需改寫的數(shù)據(jù)，例如數(shù)據(jù)轉(zhuǎn)換表及計算機操作系統(tǒng)程序等。ROM(ReadOnly Memory)存儲的數(shù)據(jù)不會因斷電而消失，即具有非易失性。一 ROM的分類與RAM不同，ROM一般需由專用裝置寫入數(shù)據(jù)。按照數(shù)據(jù)寫入方式特點不同，ROM可分為以下幾種：（1）固定ROM。也稱掩膜ROM，這種ROM在制造時，廠家利用利用掩膜技術(shù)直接把數(shù)據(jù)寫入存儲器中，ROM制成后，其存儲的數(shù)據(jù)也就固定不變了，用戶對這類芯片無法進行任何修改。（2）一次性可編程ROM（PROM）。PROM在出廠時，存儲內(nèi)容全為1（或全為0），用

20、戶可根據(jù)自己的需要，利用編程器將某些單元改寫為0（或1）。PROM一旦進行了編程，就不能再修改了。（3）光可擦除可編程ROM（EPROM）。EPROM是采用浮柵技術(shù)生產(chǎn)的可編程存儲器，它的存儲單元多采用N溝道疊柵MOS管，信息的存儲是通過MOS管浮柵上的電荷分布來決定的，編程過程就是一個電荷注入過程。編程結(jié)束后，盡管撤除了電源，但是，由于絕緣層的包圍，注入到浮柵上的電荷無法泄漏，因此電荷分布維持不變，EPROM也就成為非易失性存儲器件了。當外部能源（如紫外線光源）加到EPROM上時，EPROM內(nèi)部的電荷分布才會被破壞，此時聚集在MOS管浮柵上的電荷在紫外線照射下形成光電流被泄漏掉，使電路恢復到

21、初始狀態(tài)，從而擦除了所有寫入的信息。這樣EPROM又可以寫入新的信息。（4）電可擦除可編程ROM（E2PROM）。E2PROM也是采用浮柵技術(shù)生產(chǎn)的可編程ROM，但是構(gòu)成其存儲單元的是隧道MOS管，隧道MOS管也是利用浮柵是否存有電荷來存儲二值數(shù)據(jù)的，不同的是隧道MOS管是用電擦除的，并且擦除的速度要快的多（一般為毫秒數(shù)量級）。E2PROM的電擦除過程就是改寫過程，它具有ROM的非易失性，又具備類似RAM的功能，可以隨時改寫（可重復擦寫1萬次以上）。目前，大多數(shù)E2PROM芯片內(nèi)部都備有升壓電路。因此，只需提供單電源供電，便可進行讀、擦除/寫操作，這為數(shù)字系統(tǒng)的設(shè)計和在線調(diào)試提供了極大方便。（

22、5）快閃存儲器（Flash Memory）?？扉W存儲器的存儲單元也是采用浮柵型MOS管，存儲器中數(shù)據(jù)的擦除和寫入是分開進行的，數(shù)據(jù)寫入方式與EPROM相同，需要輸入一個較高的電壓，因此要為芯片提供兩組電源。一個字的寫入時間約為200微秒，一般一只芯片可以擦除/寫入100次以上。二ROM的結(jié)構(gòu)及工作原理1. ROM的內(nèi)部結(jié)構(gòu)由地址譯碼器和存儲矩陣組成，圖7.22所示是ROM的內(nèi)部結(jié)構(gòu)示意圖。圖7.22 ROM的內(nèi)部結(jié)構(gòu)示意圖2. ROM的基本工作原理（1）電路組成圖7.23 二極管ROM電路輸入地址碼是A1A0，輸出數(shù)據(jù)是D3D2D1D0。輸出緩沖器用的是三態(tài)門，它有兩個作用，一是提高帶負載能力

23、；二是實現(xiàn)對輸出端狀態(tài)的控制，以便于和系統(tǒng)總線的連接。其中與門陣列組成譯碼器，或門陣列構(gòu)成存儲陣列，其存儲容量為44=16位。（2）輸出信號表達式與門陣列輸出表達式： 或門陣列輸出表達式： （3）ROM輸出信號的真值表表7.21 ROM輸出信號真值表 A1 A0 D3 D2 D1 D0 0 0 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 1 1 1 0 （4）功能說明從存儲器角度看，A1A0是地址碼，D3D2D1D0是數(shù)據(jù)。表7.21說明：在00地址中存放的數(shù)據(jù)是0101；01地址中存放的數(shù)據(jù)是1010，10地址中存放的是0111，11地址中存放的是1110。從函數(shù)

24、發(fā)生器角度看，A1、A0是兩個輸入變量，D3、D2、D1、D0是4個輸出函數(shù)。表7.21說明：當變量A1、A0取值為00時，函數(shù)D30、D21、D10、D01；當變量A1、A0取值為01時，函數(shù)D31、D20、D11、D00；。從譯碼編碼角度看，與門陣列先對輸入的二進制代碼A1A0進行譯碼，得到4個輸出信號W0、W1、W2、W3，再由或門陣列對W0W3 4個信號進行編碼。表7.21說明：W0的編碼是0101；W1的編碼是1010；W2的編碼是0111；W3的編碼是1110。三 ROM的應(yīng)用1.作函數(shù)運算表電路數(shù)學運算是數(shù)控裝置和數(shù)字系統(tǒng)中需要經(jīng)常進行的操作，如果事先把要用到的基本函數(shù)變量在一定

25、范圍內(nèi)的取值和相應(yīng)的函數(shù)取值列成表格，寫入只讀存儲器中，則在需要時只要給出規(guī)定“地址”就可以快速地得到相應(yīng)的函數(shù)值。這種ROM，實際上已經(jīng)成為函數(shù)運算表電路。【例7.21】試用ROM構(gòu)成能實現(xiàn)函數(shù)y=x2的運算表電路，x的取值范圍為015的正整數(shù)?！窘狻浚?）分析要求、設(shè)定變量自變量x的取值范圍為015的正整數(shù)，對應(yīng)的4位二進制正整數(shù)，用B=B3B2B1B0表示。根據(jù)y=x2的運算關(guān)系，可求出y的最大值是152225，可以用8位二進制數(shù)Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。（2）列真值表函數(shù)運算表表7.22 例7.21中Y的真值表B3 B2 B1 B0 Y7 Y6 Y5 Y4 Y3 Y2

26、Y1 Y0 十進制數(shù) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 1 0 0 4 0 0 1 1 0 0 0 0 1 0 0 1 9 0 1 0 0 0 0 0 1 0 0 0 0 16 0 1 0 1 0 0 0 1 1 0 0 1 25 0 1 1 0 0 0 1 0 0 1 0 0 36 0 1 1 1 0 0 1 1 0 0 0 1 49 1 0 0 0 0 1 0 0 0 0 0 0 64 1 0 0 1 0 1 0 1 0 0 0 1 81 1 0 1 0 0 1 1 0 0 1 0 0

27、 100 1 0 1 1 0 1 1 1 1 0 0 1 121 1 1 0 0 1 0 0 1 0 0 0 0 144 1 1 0 1 1 0 1 0 1 0 0 1 169 1 1 1 0 1 1 0 0 0 1 0 0 196 1 1 1 1 1 1 1 0 0 0 0 1 225（3）寫標準與或表達式Y(jié)7=m12+m13+m14+m15Y6=m8+m9+m10+m11+m14+m15Y5=m6+m7+m10+m11+m13+m15Y4=m4+m5+m7+m9+m11+m12Y3=m3+m5+m11+m13Y2=m2+m6+m10+m14Y1=0Y0= m1+m3+m5+m7+m9+m1

28、1+m13+m15（4）畫ROM存儲矩陣節(jié)點連接圖為做圖方便，可將ROM矩陣中的二極管用節(jié)點表示。圖7.25 例7.21 ROM存儲矩陣連接圖在圖7.25所示電路中，字線W0W15分別與最小項m0m15一一對應(yīng)，我們注意到作為地址譯碼器的與門陣列，其連接是固定的，它的任務(wù)是完成對輸入地址碼（變量）的譯碼工作，產(chǎn)生一個個具體的地址地址碼（變量）的全部最小項；而作為存儲矩陣的或門陣列是可編程的，各個交叉點可編程點的狀態(tài)，也就是存儲矩陣中的內(nèi)容，可由用戶編程決定。當我們把ROM存儲矩陣做一個邏輯部件應(yīng)用時，可將其用方框圖表示。圖7.26 例7.21ROM的方框圖表示方法2實現(xiàn)任意組合邏輯函數(shù)從ROM的邏輯結(jié)構(gòu)示意圖可知，只讀存儲器的基本部分是與門陣列和或門陣列，與門陣列實現(xiàn)對輸入變量的譯碼，產(chǎn)生變量的全部最小項，或門陣列完成有關(guān)最小項的或運算，因此從理論上講，利用ROM可以實現(xiàn)任何組合邏輯函數(shù)?！纠?.22】試用ROM實現(xiàn)下列函數(shù)：【解】1. 寫出各函數(shù)的標準與或表達式按A、B、C、D順序排列變量，將Y1、Y2擴展成為四變量邏輯函數(shù)。2. 選用164位ROM，畫存儲矩陣連線圖圖7.27 例7.22 ROM存儲矩陣連線圖