數(shù)字電路檢測(cè)題

1、第一章 自測(cè)題一、填空題1、（153）10=（10011001 ）2。 2、（123）10=（ 1111011 ）2。3、（103）10=（ 1100111 ）2。 4、（100001100001）8421BCD=（ 861 ）10。5、（01011001）8421BCD=（ 59 ）10。 6、（28）10=（ ）8421BCD。7、（69）10=（ ）8421BCD。 8、（1996）10=（ ）8421BCD。9、（101010）2=（ 42 ）10。 10、（111000）2=（ 56 ）10。11、8421BCD碼各位的權(quán)分別是 8421 。12、四位二進(jìn)制數(shù)碼可以編成 16 個(gè)代碼

2、，用這此代碼表示09十進(jìn)制數(shù)的十個(gè)數(shù)碼（字），必須去掉 6 個(gè)代碼。二、選擇題1. 三位二進(jìn)制數(shù)碼可以表示的狀態(tài)有（ c ）a. 4種；b. 8種；c. 16種。2. 對(duì)于燈亮而言，總開(kāi)關(guān)和臺(tái)燈上開(kāi)關(guān)的邏輯關(guān)系為（ a ）a. 與邏輯；b. 或邏輯；c. 非邏輯。3. 信號(hào)的周期T與頻率f的關(guān)系是（ c ）。a. b. T=c. T=4. 信號(hào)的角頻率w與頻率f的關(guān)系是（ b ）。a. b. c. 5. 十進(jìn)制數(shù)25轉(zhuǎn)換為二進(jìn)制數(shù)為（ d ）。a. 110001b. 10111c. 10011d. 110016. 十進(jìn)制數(shù)77轉(zhuǎn)化為8421BCD碼為（ c ）。a. 1100001b.1110

3、111c. 01110111d.1001101 7. BCD代碼為（100011000100）表示的數(shù)為(594)10，則該BCD代碼為（ c ）。a. 8421BCD碼b.余3BCD碼c. 5421BCD碼d. 2421BCD碼8. BCD代碼10000001表示的數(shù)為(121)8,則該BCD代碼為（ a ）。a.8421BCD碼b.余3BCD碼c. 5421BCD碼d. 2421BCD碼三、判斷題1. BCD碼即8421碼。（ ）2. 八位二進(jìn)制數(shù)可以表示256種不同狀態(tài)。（ ）3. 二進(jìn)制編碼只能有于表示數(shù)字。（ ）4. 邏輯電路的輸出變量與其輸入變量之間為一定的邏輯關(guān)系。（ ）5. 邏

4、輯變量的取值可以是任意種。（ ）6. 十進(jìn)制數(shù)只能用8421BCD碼表示。（ ）7. 任何一個(gè)十進(jìn)制整數(shù)都可以用一個(gè)任意進(jìn)制的數(shù)來(lái)表示。（ ）8. 四位二進(jìn)制數(shù)碼有16種組合，其中任意10種組合均可以對(duì)應(yīng)表示十進(jìn)制數(shù)中的十個(gè)數(shù)碼（字）。（ ）9. 在數(shù)字電路中，數(shù)碼是通過(guò)電路或元件的狀態(tài)來(lái)表示的。（ ）10. 二進(jìn)制數(shù)1001和二進(jìn)制代碼1001都表示十進(jìn)制數(shù)9。（ ）第二章 自測(cè)題一、填空題1. 組成數(shù)字邏輯電路的基本單元電路是 邏輯門(mén)電路 ，它能夠?qū)崿F(xiàn) 邏輯變量間的某種邏輯運(yùn)算。2. 集電極開(kāi)路門(mén)電路，簡(jiǎn)稱(chēng)為 OC門(mén) 。3. 典型TTL與非門(mén)的閾值電壓Vth通常 1.4V 。4. TTL與

5、非門(mén)的電壓傳輸特性是指 輸出電壓隨輸入電壓變化的關(guān)系 。5. 異或門(mén)是實(shí)現(xiàn) 異或邏輯功能 的門(mén)電路。6. MOS門(mén)電路的優(yōu)點(diǎn)有 工藝簡(jiǎn)單，集成度高，抗干擾能力強(qiáng)，功耗低 等。7. MOS集成門(mén)電路分為PMOS門(mén)和 NMOS門(mén)，CMOS門(mén) 。8、TTL與非門(mén)的平均傳輸延遲時(shí)間tpd是指導(dǎo)通延遲時(shí)間與關(guān)斷延遲時(shí)間的平均值。8. TTL與非門(mén)的扇出系數(shù)No是指 TTL與非門(mén)正常運(yùn)行時(shí)間同類(lèi)門(mén)的個(gè)數(shù) ，TTL與非門(mén)的扇出系數(shù)通常為 48 。9. TTL與非門(mén)的扇入系數(shù)NI是指 TTL與非門(mén)輸入的個(gè)數(shù)，通常NI5，若需增加輸入端數(shù)時(shí)可使用 與擴(kuò)展器 。10. 三態(tài)門(mén)的三態(tài)輸出是指輸出 高電平，低電平，高

6、阻抗 三種狀態(tài)。11. 所謂“線與”就是將幾個(gè)OC門(mén)的輸出端直接相連，實(shí)現(xiàn) 與 的邏輯功能。二、選擇題1. 典型的五管TTL與非門(mén)，當(dāng)輸入端有低電平時(shí)，多發(fā)射極三極管處于（ b ）a 截止?fàn)顟B(tài)；b. 深度飽和狀態(tài)；c. 放大狀態(tài)。2. 兩輸入與非門(mén)，使輸出F=0的輸入變量取值的組合為（ d ）a. 00；b. 01；c. 10d. 11。3. MOS與非門(mén)多余輸入端的處理辦法是（ b ）a. 懸門(mén)；b.接高電位；c. 接地。4. MOS或非門(mén)多余輸入端的處理辦法是（ c ）a. 接高電平；b. 懸空；c. 接低電平。5. 為實(shí)現(xiàn)“線與”邏輯功能，應(yīng)選用（ b ）a. 與門(mén)；b. OC門(mén)；c.

7、異或門(mén)。6. TTL三態(tài)邏輯門(mén)的邏輯符號(hào)如下圖所示，E端為控制端，低電平控制有效的是（ b ）圖a圖ba. 圖（a）；b. 圖（b）。7. 按正邏輯體制，與下面真值表相對(duì)應(yīng)的邏輯門(mén)應(yīng)是（ a ）a. 與門(mén)；b. 或門(mén)；c. 異或門(mén)。輸入A B輸出F輸入A B輸出 F 0 0 0 1 0 0 0 1 0 1 0 18. 電路如圖，TTL門(mén)電路帶同類(lèi)門(mén)的個(gè)數(shù)為N，其低電平輸入電流為1.5mA，高電平輸入電流為10A，最大灌電流為15mA，最大拉電流為400A ，則（ b ）。a.N=5b.N=10C.N=20d.N=40三、判斷題1. 非門(mén)輸出電壓的大小與輸入電壓的大小成比例。（）2. TTL與非

8、門(mén)與CMOS與非門(mén)的邏輯功能不一樣。（ ）3. TTL門(mén)電路的額定電源電壓VCC為正5V，使用時(shí)極性不能接反。（ ）4. CMOS電路CC4000系列的電源電壓值VDD為318V。（ ）5. 可將TTL與非門(mén)多余輸入端經(jīng)電阻接正5V電源。（ ）6. 可將TTL或非門(mén)多余輸入端接地。（ ）7. 多個(gè)三態(tài)門(mén)的輸出端相連于一總線上，使用時(shí)須只讓一個(gè)三態(tài)門(mén)傳送信號(hào)，其他們處于高阻狀態(tài)。（ ）8. TTL與非門(mén)采用復(fù)合管作輸出級(jí)的負(fù)載電阻，可提高TTL與非門(mén)的帶負(fù)載能力。（ ）9. 三輸入與非門(mén)，當(dāng)其中一個(gè)輸入端的值確定后，輸出端的值就能確定。（ ）10. 可將與非門(mén)的輸入端并聯(lián)后作非門(mén)使用。（ ）11

9、. 門(mén)電路具有多個(gè)輸入端和多個(gè)輸出端。（ ）12. 典型TTL門(mén)電路輸出的高電平為5V、低電平為2V。（ ）四、寫(xiě)出圖示電路的邏輯函數(shù)表達(dá)式： （a）(b) (c)(d)(e)解：a圖：若為T(mén)TL門(mén)電路，則輸出表達(dá)式為F=1；若為CMOS門(mén)電路，則輸出表達(dá)式為F=1.b圖：輸出表達(dá)式為：。c圖：輸出表達(dá)式為：。d圖：輸出表達(dá)式為：。e圖：F=AB+C五、按要求畫(huà)波形已知邏輯圖及輸入波形如圖所示，試分別畫(huà)出各自的輸出波形。第三章 自測(cè)題一、填空題1. 邏輯代數(shù)是分析和設(shè)計(jì) 數(shù)字電路 的數(shù)學(xué)工具。2. 邏輯代數(shù)中的變量有 兩 種取值，而且其取值沒(méi)有 數(shù)量 的概念。3. 邏輯代數(shù)研究的基本問(wèn)題是 條

10、件與結(jié)論 之間的因果關(guān)系，這一關(guān)系稱(chēng)為 邏輯關(guān)系 。4. 表示邏輯關(guān)系的方式有 邏輯表達(dá)式真值表卡諾圖邏輯圖時(shí)序圖（波形圖） 五種。5. 邏輯代數(shù)中的基本運(yùn)算有 與運(yùn)算或運(yùn)算非運(yùn)算 。6. 實(shí)現(xiàn)基本邏輯運(yùn)算功能的電路分別是 與門(mén)電路 或門(mén)電路 非門(mén)電路 。7. 用1表示高電平用0表示低電平 稱(chēng)之為正邏輯，反之，則稱(chēng)為負(fù)邏輯。8. 在F=AB+CD的真值表中，F(xiàn)=1的狀態(tài)有 7 個(gè)。9. 在F=AB+C的真值表中，F(xiàn)=1的狀態(tài)有 5 個(gè)。10. 從結(jié)構(gòu)上看，組成組合邏輯電路的基本單元是 邏輯門(mén)電路 。11. 組合邏輯電路的輸出狀態(tài)，僅與 當(dāng)時(shí)的輸入 有關(guān)而與電路 原來(lái)的狀態(tài) 無(wú)關(guān)。二、選擇題1.

11、 如果采取負(fù)邏輯分析，正與門(mén)即（ b ）a. 負(fù)與門(mén)；b. 負(fù)或門(mén)；c. 或門(mén)。2. 與或表達(dá)式等于（ c ）a. ；b. ；c. A+B。3. 與或非表達(dá)式等于（ b ）a. ；b. ；c. 。4. 與非表達(dá)式等于（ b ）a. ；b. ；c. 。5. 下列等式中，正確的是（ a ）a. ；b. 。6. n個(gè)變量的邏輯涵數(shù)，其全部最小項(xiàng)有（ c ）a. n個(gè)；b. n+2個(gè)；c. 2n個(gè)。7. 在下列函數(shù)中，F(xiàn)恒為0的是（ c ）。8. 邏輯函數(shù)的最小項(xiàng)標(biāo)準(zhǔn)形 式為( a )。三、采用代數(shù)法化簡(jiǎn)下列邏輯函數(shù)式四、采用卡諾圖化簡(jiǎn)下列邏輯函數(shù)表達(dá)式解： 五、按要求完成下列題目1、判斷函數(shù)X、Y間

12、的邏輯關(guān)系2、已知函數(shù)X、Y，求X+Y解：1、X、Y的卡諾圖如下： 2、X+Y的卡諾圖如下： 所以：X和Y是相等的。 所以：X+Y=1第四章 自測(cè)題一、填空題1. 加法器的功能是完成二進(jìn)制數(shù)的 加法 運(yùn)算。2. 半加器只考慮加數(shù)和被加數(shù)相加，以及 向高位進(jìn)位 不考慮 低位來(lái)的進(jìn)位。3. 全加器不僅考慮加婁和被加數(shù)相加，以及向高位進(jìn)位，還考慮低位來(lái)的進(jìn)位。4. 二十進(jìn)制碼簡(jiǎn)稱(chēng)為 BCD 碼。5. 8421碼是一種常用BCD碼，該編碼從高位到低位對(duì)應(yīng)的權(quán)值分別為23222120 所以稱(chēng)為8421碼。6. 所謂編碼是指 用文字、符號(hào)或數(shù)字等表示特定對(duì)象的 過(guò)程。7. 所謂編碼器是指 完成編碼操作 的

13、數(shù)字電路。8. 編碼器的輸入是 被編碼的信號(hào) ，編碼器的輸出是 相應(yīng)的代碼 。9. 二進(jìn)制編碼器就是 將一般的信號(hào)編為二進(jìn)制代碼 的數(shù)字電路。10. 優(yōu)先編碼器允許幾個(gè)信號(hào) 同時(shí)輸入 ，而電路對(duì) 其中優(yōu)先級(jí)別最高的優(yōu)先編碼 。11. 用四位二進(jìn)制數(shù)碼可以編成 16個(gè)代碼，若編制BCD碼，必須去掉6個(gè)代碼。12. 譯碼是編碼的 逆 過(guò)程。13. 譯碼器的輸入是 二進(jìn)制代碼 ，輸出是 表示代碼特定含意的信號(hào) 。14. 數(shù)字顯示譯碼是將 代碼所代表的含意譯出 去控制數(shù)字顯示器工作。15. 與非門(mén)譯碼器的優(yōu)點(diǎn)是 電路簡(jiǎn)單，帶負(fù)載能力強(qiáng) ；當(dāng)輸入邏輯變量6時(shí)應(yīng)采用的 分級(jí)譯碼 方式。16. 數(shù)據(jù)選擇器能

14、從 多路數(shù)據(jù)中選擇一路 進(jìn)行傳輸，四選一數(shù)據(jù)選擇器可以從 四路中選擇出 一路數(shù)據(jù) 進(jìn)行傳輸。 二、選擇題1. 下列器件中屬于組合邏輯電路的是（a）a. 編碼器；b. 觸發(fā)器；c. 計(jì)數(shù)器。2. 既考慮低位進(jìn)位，又考慮向高位進(jìn)位，應(yīng)選應(yīng)（a ）a. 全加器；b. 半加器。3. 七段顯示譯碼器，當(dāng)譯碼器七個(gè)輸出端狀態(tài)為abcdefg=0110011時(shí)（高電平有效），輸入定為（c）a. 0011；b. 0110；c. 0100。4. 若譯碼/驅(qū)動(dòng)器輸出為低電平時(shí)，顯示器發(fā)光則顯示器應(yīng)選用（b）a. 共陰極顯不器；b.共陽(yáng)極顯示器。5. 對(duì)8421BCD碼進(jìn)行譯碼應(yīng)選用（ b ）a. 3線8線譯碼器；

15、b. 4線10線譯碼器。6. 下列數(shù)碼均代表十進(jìn)制數(shù)4，其中按余3碼編碼的是（c ）a. 1011；b. 0110；c. 0111。7. 欲使一路數(shù)據(jù)分配到多路裝置應(yīng)選用（c ）a. 編碼器；b. 選擇器；c. 分配器。三、判斷題1. BCD碼即為8421碼。（ ）2. 8421碼屬于BCD碼。（）3. 余3碼屬于BCD碼。（）4. 格雷碼是有權(quán)碼。（ ）5. 組合邏輯電路具有記憶功能。（ ）6. 二進(jìn)制數(shù)1001和二進(jìn)制代碼1001都表示十進(jìn)制數(shù)9。（ ）7. 顯示器的作用僅顯示數(shù)字。（ ）8. 譯碼器可以是一種多路輸入、多路輸出的邏輯部件。（）9. 編碼是將漢字、字母、數(shù)字等按一定的規(guī)則組

16、成代碼，并賦于每個(gè)代碼一定含意的過(guò)程。（）10. 電話(huà)交換機(jī)具有譯碼的功能。（）11. 數(shù)字電路中最基本的運(yùn)算電路是加法器。（）12. 構(gòu)成組合邏輯電路必須有觸發(fā)器。（ ）13. 數(shù)據(jù)分配器和數(shù)據(jù)選擇器的功能相反。（）14. 帶使能端的譯碼器可作數(shù)據(jù)分配器使用。（）四、電路分析1下圖為雙4選1數(shù)據(jù)選擇器構(gòu)成的組合邏輯電路，輸入量為A、B、C，輸出邏輯函數(shù)為F1，F(xiàn)2，試寫(xiě)出其邏輯表達(dá)式。 2分析下圖的邏輯功能。3邏輯電路如圖所示，當(dāng)開(kāi)關(guān)S撥在“1”位時(shí)，七段共陰極顯示器顯示何種字符（未與開(kāi)關(guān)S相連的各“與非”門(mén)輸入端均懸空）。1。2。3共陰接法，輸出ag為高電平時(shí)，發(fā)光二極管發(fā)光，由電路已知，

17、ag均為高電平，故顯示字符為“8”。五、綜合題設(shè)計(jì)一個(gè)全減器，設(shè)被減數(shù)和減數(shù)分別為變量A、B，低位向高位的借位信號(hào)為V。本位的差為D，本位向高位的借位為Y。試列出真值表，寫(xiě)出表達(dá)式。然后按要求完成下列問(wèn)題：1. 用3/8譯碼器74138和附加門(mén)電路實(shí)現(xiàn)。2. 用八選一數(shù)據(jù)選擇器74151實(shí)現(xiàn)。 A B VDY0 0 0000 0 1110 1 0110 1 1011 0 0101 0 1001 1 0001 1 1111. 真值表如下所示。2. 表達(dá)式：，。3. 按要求回答如下。 第五章 自測(cè)題一、填空題1. 觸發(fā)器按結(jié)構(gòu)分類(lèi)可有基本R-S觸發(fā)器，同步R-S觸發(fā)器，主從觸發(fā)器和 維持阻塞觸發(fā)器

18、 四種。按邏輯功能分類(lèi)可有R-S觸發(fā)器，D觸發(fā)器，J-K觸發(fā)器，T觸發(fā)器、和T觸發(fā)器 五種。2. 描述觸發(fā)器邏輯功能的方法有狀態(tài)轉(zhuǎn)換真值表，特性方程，狀態(tài)轉(zhuǎn)換圖 。3. 防止空翻的觸發(fā)器結(jié)構(gòu)有 主從結(jié)構(gòu)，維持阻塞結(jié)構(gòu) 。4. 觸發(fā)器的基本性質(zhì)有兩個(gè)穩(wěn)態(tài)，在觸發(fā)信號(hào)作用下可實(shí)現(xiàn)狀態(tài)的改變，有記憶功能。5. 從結(jié)構(gòu)上看，時(shí)鐘同步R-S觸發(fā)器是在基本R-S觸發(fā)器的基礎(chǔ)上增加了 兩個(gè)控制門(mén) 構(gòu)成的。6. 基本R-S觸發(fā)器輸入端、之間的約束條件是 S+R=1 ，同步R-S觸發(fā)器S、R之間的約束條件是 SR=0 。7. 從結(jié)構(gòu)上看主從結(jié)構(gòu)的觸發(fā)器是由主觸發(fā)器和 從觸發(fā)器 組成。其工作時(shí)受時(shí)鐘脈沖CP控制，

19、CP=1時(shí) 接收輸入信號(hào)，CP=0時(shí) 觸發(fā)器翻轉(zhuǎn) 。8. J-K觸發(fā)器的邏輯功能有 置0，置1，翻轉(zhuǎn)（計(jì)數(shù)），保持 。俗使端應(yīng)為 0 ，K端應(yīng)為 1 。9. J-K觸發(fā)器存在著 一次翻轉(zhuǎn) 現(xiàn)象，它的危害 降低了主從J-K觸發(fā)器的抗干擾能力 。10. 用TTL與非門(mén)構(gòu)成的基本R-S觸發(fā)器的翻轉(zhuǎn)時(shí)間為 t=2tpd 。同步R-S觸發(fā)器翻轉(zhuǎn)完畢需要的時(shí)間為 t=3tpd 。11. 從CP脈沖前沿到達(dá)時(shí)起到觸發(fā)器翻轉(zhuǎn)完畢的時(shí)間稱(chēng)為 傳輸時(shí)間tp 。12. CP脈沖前沿到達(dá)后，要求觸發(fā)信號(hào)D在一定時(shí)間內(nèi)維持不變，這段時(shí)間稱(chēng)為 保持時(shí)間th 。13. 觸發(fā)信號(hào)D超前于CP脈沖前沿建立穩(wěn)定值所需的時(shí)間稱(chēng)為

20、建立時(shí)間tset 。14. 右圖所示為用與非門(mén)構(gòu)成的基本R-S觸發(fā)器，如果初態(tài)為0，當(dāng)時(shí)，則觸發(fā)器輸出Q端為 0 狀態(tài)、端為 1 狀態(tài)；若時(shí)，Q為 1 狀態(tài)，端為 0 狀態(tài)。15. 右圖所示為用與非門(mén)構(gòu)成的同步R-S觸發(fā)器，若時(shí)鐘脈沖CP=0、R=0、S=1，則C門(mén)D門(mén)輸出均為 1 ，觸發(fā)器的狀態(tài) 不 變化；當(dāng)CP=1時(shí)，C門(mén)輸出為 0 。D門(mén)輸出為 1 ，此時(shí)Q端為 1 狀態(tài)，端為 0 狀態(tài)。16. J-K觸發(fā)器的邏輯符號(hào)如圖所示 1 、J應(yīng)為 1 、K應(yīng)為 1 。二、選擇題1. 有一位二進(jìn)制數(shù)碼（信號(hào)）需暫時(shí)存放應(yīng)選用的器件是（ a ）a. 觸發(fā)器；b. 選擇器。2. 圖2所示為觸發(fā)器邏輯

21、符號(hào)，要使觸發(fā)器翻轉(zhuǎn)，時(shí)鐘脈沖須為（ b ）a. 負(fù)跳變；b. 正跳變。 圖2 圖33. 圖3中，A=1、Qn=0, 當(dāng)CP=1時(shí)Qn+1應(yīng)是（ a ）a. Qn+1=1b. Qn+1=0。4. J-K觸發(fā)器在CP脈沖作用下，欲使Qn+1=1，則必須使（ c ）a. J=0K=0；b. J=0K=1；c. J=1K=0;d. J=1K=1。5. D觸發(fā)器在CP脈沖作用下，欲使Qn+1=1，則必須使（ b ）a. D=0；b. D=1。6. 如圖所示D觸發(fā)器構(gòu)成觸發(fā)器應(yīng)該（ b ）a. 將Q端與D端連接；b. 將端與D端連接。7. 將J-K觸發(fā)器轉(zhuǎn)換成D觸發(fā)器，下圖所示虛線框中應(yīng)是（ b ） a

22、. 與門(mén)；b. 非門(mén)；c. 或門(mén)。8. 下圖所示各觸發(fā)器在CP脈沖作用下可改變?cè)瓲顟B(tài)的翻轉(zhuǎn)觸發(fā)器是（ a ）a. 圖（a）；b. 圖（b）。8、圖(a) 圖(b) 9、 圖(a) 圖(b)9. 下圖所示各觸發(fā)器，在CP脈沖作用下，可保持的觸發(fā)器是（ b ）a. 圖（a）；b. 圖（b）。10. 某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該觸發(fā)器應(yīng)是（ c ）a. JK觸發(fā)器；b. 鐘控R-S觸發(fā)器；c. D觸發(fā)器。11. 某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該觸發(fā)器應(yīng)是（ b ）a. JK觸發(fā)器；b. 鐘控R-S觸發(fā)器；c. D觸發(fā)器。12. 某觸發(fā)器的特性方程，該觸發(fā)器應(yīng)是（ c ）a. D觸發(fā)器；b. J-

23、K觸發(fā)器；c. T觸發(fā)器。13. 電路如圖所示，該觸發(fā)器的初態(tài)為0，經(jīng)2個(gè)CP脈沖后，Q端的狀態(tài)應(yīng)是（ a ）a. Qn=0；b. Qn=1。14. 由2個(gè)D觸發(fā)器組成的電路如圖所示，設(shè)定初態(tài)，經(jīng)3個(gè)CP脈沖作用后，觸發(fā)器的狀態(tài)應(yīng)是（ c ）a. 00；b. 01；c. 10；d. 11。三、判斷題1. 具有記憶功能的各類(lèi)觸發(fā)器是構(gòu)成時(shí)序電路的基本單元。（ ）2. 基本R-S觸發(fā)器有0或1兩種狀態(tài)。 （ ）3. 當(dāng)時(shí)無(wú)論觸發(fā)器初態(tài)如何，觸發(fā)器被置1。（ ）4. 在CP脈沖作用下，某觸發(fā)器的功能如下表所示，該觸發(fā)器定為D觸發(fā)器。（ ）5. 在CP脈沖作用下，某觸發(fā)器的功能下表所示，該觸發(fā)器定為R

24、-S觸發(fā)器。（ ）3題表 4題表 7題圖6. T觸發(fā)器的特性方程為；（ ）D觸發(fā)器的特性方程為。（ ）7. 某觸發(fā)器的狀態(tài)轉(zhuǎn)換圖如圖所示，該觸發(fā)器定為D觸發(fā)器。（ ）8. 主從J-K觸發(fā)器的是直接置0、置1端，欲從端將該觸發(fā)器置1，還必須有CP脈沖的下降沿配合。（ ）9. 維持阻塞D觸發(fā)器的直接置位、復(fù)位端通常（不用時(shí)）要接高電平。（ ）四、分析題1、試完成下列各觸發(fā)器的轉(zhuǎn)換：（1）將J-K觸發(fā)器轉(zhuǎn)換成T觸發(fā)器。（2）將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器。2、邏輯電路如圖所示，D 觸發(fā)器的狀態(tài)表，并根據(jù)C脈沖及D的波形畫(huà)出輸出Q的波形（設(shè)Q的初始狀態(tài)為“0”）。3、設(shè)負(fù)邊沿JK觸發(fā)器的初始狀態(tài)為0，CP、

25、J、K信號(hào)如圖所示，試畫(huà)出Q端的波形。四、分析題解答1（1）將J-K觸發(fā)器轉(zhuǎn)換成T觸發(fā)器。 （2）將D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器。 2解答如下：3波形圖如下：第六章 自測(cè)題一、填空題1數(shù)字邏輯電路常分為組合邏輯電路和 時(shí)序邏輯電路 兩種類(lèi)型。2時(shí)序邏輯電路是指任何時(shí)刻電路的穩(wěn)定輸出信號(hào)不僅與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而且與 電路的初態(tài) 有關(guān)。3時(shí)序邏輯電路由 組合電路和存貯電路 兩大部分組成。4時(shí)序邏輯電路按狀態(tài)轉(zhuǎn)換的方式來(lái)分，可分為 同步時(shí)序電路和異步時(shí)序電路 兩大類(lèi)。5 時(shí)序邏輯電路按輸出的依從關(guān)系來(lái)分，可分為 米利（Mealy）型電路和莫爾（Moore）型電路 兩種類(lèi)型。6 同步時(shí)序電路有兩種分析方

26、法，一種是 表格法 ；另一種是 代數(shù)法 。7 同步時(shí)序電路的設(shè)計(jì)過(guò)程，實(shí)為同步電路分析過(guò)程的 逆 過(guò)程。8 異步時(shí)序邏輯電路可分為 脈沖異步時(shí)序電路 和 電平異步時(shí)序電路 。二、判斷題1時(shí)序電路無(wú)記憶功能。（ ）2從電路結(jié)構(gòu)看，時(shí)序電路僅由各種邏輯門(mén)組成。（ ）3從電路結(jié)構(gòu)看，各類(lèi)觸發(fā)器是構(gòu)成時(shí)序電路的基本單元。（ ）4電路誤入無(wú)效循環(huán)狀態(tài)，在CP脈沖作用下，可以返回到有效循環(huán)的電路具有自啟動(dòng)。（ ）5同步時(shí)序電路的設(shè)計(jì)又稱(chēng)同步時(shí)序電路的綜合。（ ）三、電路分析題1 邏輯電路如圖所示，試分析該電路的邏輯功能。2邏輯電路如圖所示；1）寫(xiě)出時(shí)鐘方程；2）寫(xiě)出驅(qū)動(dòng)方程；3）求解狀態(tài)方程；4）列寫(xiě)狀態(tài)

27、表；5）已知C脈沖波形，畫(huà)出輸出，的波形，判斷該計(jì)數(shù)器是加法還是減法？是異步還是同步？（設(shè)，的初始狀態(tài)均為“00”）。3電路如圖所示，試畫(huà)出各點(diǎn)的波形。 波形圖如下：三、分析題解答1解答如下：時(shí)鐘方程： 輸出方程：驅(qū)動(dòng)方程：求狀態(tài)方程：JK觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動(dòng)方程代入，即得電路的狀態(tài)方程：計(jì)算、列狀態(tài)表 畫(huà)狀態(tài)圖、時(shí)序圖 有效循環(huán)的6個(gè)狀態(tài)分別是05這6個(gè)十進(jìn)制數(shù)字的格雷碼，并且在時(shí)鐘脈沖CP的作用下，這6個(gè)狀態(tài)是按遞增規(guī)律變化的，即：000001011111110100000所以這是一個(gè)用格雷碼表示的六進(jìn)制同步加法計(jì)數(shù)器。當(dāng)對(duì)第6個(gè)脈沖計(jì)數(shù)時(shí)，計(jì)數(shù)器又重新從000開(kāi)始計(jì)數(shù)，并產(chǎn)

28、生輸出Y1。21）CP0=C，（下降沿觸發(fā)） CP1=Q0n（下降沿觸發(fā)）2）3）狀 態(tài) 表 波 形 圖功能：4位二進(jìn)制異步加法計(jì)數(shù)器四、時(shí)序邏輯電路的綜合設(shè)計(jì)一個(gè)按自然態(tài)序變化的7進(jìn)制同步加法計(jì)數(shù)器，計(jì)數(shù)規(guī)則為逢七進(jìn)益，產(chǎn)生一個(gè)進(jìn)位輸出。解：建立原始狀態(tài)圖：因需用3位二進(jìn)制代碼，選用3個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。由于要求采用同步方案，故時(shí)鐘方程略。輸出方程： 電路圖如下：檢查電路能否自啟動(dòng)：將無(wú)效狀態(tài)111代入狀態(tài)方程計(jì)算：可見(jiàn)111的次態(tài)為有效狀態(tài)000，電路能夠自啟動(dòng)。第七章 自測(cè)題一、填空題1. 計(jì)數(shù)種類(lèi)繁多，若按計(jì)數(shù)脈沖的輸入方式不同，可分為 同步

29、計(jì)數(shù)器，異步計(jì)數(shù)器 兩大類(lèi)。2. 按計(jì)數(shù)器進(jìn)制不，可將計(jì)數(shù)器為二進(jìn)制計(jì)器，十進(jìn)制計(jì)數(shù)器，任意進(jìn)制計(jì)數(shù)器。3. 按計(jì)數(shù)器數(shù)增減情況不同，可將計(jì)數(shù)器為加法計(jì)數(shù)器,減法計(jì)數(shù)器,可逆計(jì)數(shù)器4. 二進(jìn)制計(jì)數(shù)器是逢二進(jìn)一的，如果把n個(gè)觸發(fā)器按一定的方式連接起來(lái)，可構(gòu)成 n位二進(jìn)制計(jì)數(shù)器 。5. 一個(gè)十進(jìn)制加法計(jì)數(shù)器需要由 4個(gè) J-K觸發(fā)器組成。6. 三位二進(jìn)制計(jì)數(shù)器累計(jì)脈沖個(gè)數(shù)為23；四位二進(jìn)制計(jì)數(shù)器累計(jì)脈沖個(gè)數(shù)為 24。7. 寄存器可暫存各種數(shù)據(jù)和信息，從功能分類(lèi)，通常將寄存器分為 數(shù)碼寄存器 和 移位寄存器 。8. 數(shù)碼輸入寄存器的方式有 串行輸入，并行輸入 ；從寄存器輸出數(shù)碼的方式有 串行輸出，并

30、行輸出 。二、選擇題1. 有一組代碼需暫時(shí)存放，應(yīng)選用（ b ）a. 計(jì)數(shù)器；b. 寄存器。2. 清零后的四位移位寄存器，如果要將四位數(shù)碼全部串行輸入，需配合的CP脈沖個(gè)數(shù)為（ c ）a. 2；b. 8；c. 4。3. 構(gòu)成同步二進(jìn)制計(jì)數(shù)器一般應(yīng)選用的觸發(fā)器是（ c ）a. D觸發(fā)器；b. R-S觸發(fā)器；c. J-K觸發(fā)器。4. 用三個(gè)D觸發(fā)器組成的扭環(huán)計(jì)數(shù)器有效循環(huán)狀態(tài)數(shù)為（ b ）a. 3個(gè)；b. 6個(gè)；c. 8個(gè)。5. 構(gòu)成四位寄存器應(yīng)選用（ b ）a. 2個(gè)觸發(fā)器；b. 四個(gè)觸發(fā)器。6. 某同步時(shí)序電路的狀態(tài)轉(zhuǎn)換圖如圖所示，該時(shí)序電路是（ a ）a. 同步五進(jìn)制計(jì)數(shù)器；b. 同步四進(jìn)制

31、計(jì)數(shù)器；c. 同步八進(jìn)制計(jì)數(shù)器。三、判斷題1具有移位功能的寄存器，稱(chēng)為移位寄存器。（ ）2數(shù)碼寄存器，只具有寄存器數(shù)碼的功能。（ ）3所謂計(jì)數(shù)器就是具有計(jì)數(shù)功能的時(shí)序邏輯電路。（ ）4計(jì)數(shù)器可以作分頻器。（ ）5計(jì)數(shù)器具有定時(shí)作用。（ ）6三位二進(jìn)制加法計(jì)數(shù)器，最多能計(jì)6個(gè)脈沖信號(hào)。（ ）7通常將二進(jìn)制計(jì)數(shù)器與五進(jìn)制計(jì)數(shù)器上串，可得到十進(jìn)制計(jì)數(shù)器，若將十進(jìn)制計(jì)數(shù)器與六進(jìn)制計(jì)數(shù)器相串，可得十六進(jìn)制計(jì)數(shù)器。（ ）8同步二進(jìn)制計(jì)數(shù)器是構(gòu)成各種同步計(jì)數(shù)器的基礎(chǔ)，適當(dāng)修改激勵(lì)方程，則可得到各種同步N進(jìn)制計(jì)數(shù)器。（ ）9幾個(gè)D觸發(fā)器組成的環(huán)形計(jì)數(shù)器，有效循環(huán)狀態(tài)為2n。（ ）四、電路分析題1 邏輯電路如圖

32、所示，試畫(huà)出該電路的波形圖。 解答如下：時(shí)鐘方程：，下降沿觸發(fā)翻轉(zhuǎn)輸出方程：驅(qū)動(dòng)方程：，所以3個(gè)觸發(fā)器都應(yīng)接成T型。畫(huà)狀態(tài)圖、時(shí)序圖2二進(jìn)制異步計(jì)數(shù)器之間有何連接規(guī)律？ 連接規(guī)律如下：3簡(jiǎn)述同步計(jì)數(shù)器和異步計(jì)數(shù)器的性能評(píng)價(jià)。答：1）與異步計(jì)數(shù)器相比，同步計(jì)數(shù)器的電路結(jié)構(gòu)要復(fù)雜得多；2）同步計(jì)數(shù)器的各觸發(fā)器受到同一時(shí)鐘脈沖控制，決定各觸發(fā)器狀態(tài)的條件（J、K狀態(tài)）也是并行產(chǎn)生的，所以該計(jì)數(shù)器的最端輸入脈沖的周期為一級(jí)觸發(fā)器延遲時(shí)間，與異步計(jì)數(shù)器比較，其速度提高了很多；3）由于各個(gè)觸發(fā)器的狀態(tài)幾乎是同時(shí)改變的，在譯碼顯示時(shí)，不易產(chǎn)生差錯(cuò)；4）在同步計(jì)數(shù)器中，由于全部觸發(fā)器都由同一個(gè)脈沖源來(lái)驅(qū)動(dòng)，要

33、求脈沖源具有較大的功率。4分析下圖為幾進(jìn)制？答：該電路為一個(gè)12進(jìn)制計(jì)數(shù)器。5下圖是幾進(jìn)制計(jì)數(shù)器?答：該電路為8進(jìn)制計(jì)數(shù)器。五、時(shí)序電路的綜合用7490設(shè)計(jì)一個(gè)37進(jìn)制的計(jì)數(shù)器。附：7490的功能端：解：邏輯電路的綜合第八章 自測(cè)題一、選擇題1只讀存儲(chǔ)器ROM的功能是（ A ）。A只能讀出存儲(chǔ)器的內(nèi)容，且掉電后仍保持B只能將信息寫(xiě)入存儲(chǔ)器C可以隨機(jī)讀出或存入信息D只能讀出存儲(chǔ)器的內(nèi)容，且掉電后信息全丟失2.將1K4ROM擴(kuò)展為8K8ROM需要1K4ROM（ C ）。A.4片B.8片C.16片D.32片316K8RAM，其地址線和數(shù)據(jù)線的數(shù)目分別為（ D ）。A8條地址線，8條數(shù)據(jù)線B.10條地

34、址線，4條數(shù)據(jù)線C.16條地址線，8條數(shù)據(jù)線D.14條地址線，8條數(shù)據(jù)線 4PLA的特點(diǎn)是（ A ）。A與、或陣列均可編程B與陣列可編程，或陣列不可編程C與陣列不可編程，或陣列可編程D與、或陣列均不可編程 5存儲(chǔ)器的兩個(gè)重要指標(biāo)是（ D ）。A速度與時(shí)延B功耗與集成度C容量與價(jià)格D存儲(chǔ)容量和存取時(shí)間 6下面說(shuō)法錯(cuò)誤的是（ B ）。AI2L電路具有較小的功耗時(shí)延積B雙極型電路的優(yōu)點(diǎn)是功耗小，集成度高，但速度慢CMOS存儲(chǔ)器有PMOS、NMOS和CMOS三種7下面說(shuō)法錯(cuò)誤的是（ C ）。ARAM分為靜態(tài)RAM和動(dòng)態(tài)RAMBRAM指在存儲(chǔ)器中任意指定的位置讀寫(xiě)信息C譯碼電路采用CMOS或非門(mén)組成8下

35、面說(shuō)法錯(cuò)誤的是（ A ）。AROM屬于同步時(shí)序電路BROM可分為掩膜ROM、PROM和EPROMC靜態(tài)和動(dòng)態(tài)RAM都具有易失性9下面說(shuō)法錯(cuò)誤的是（ A ）。A掩膜ROM只能改寫(xiě)有限次BPROM只能改寫(xiě)一次CEPROM可改寫(xiě)多次10下面說(shuō)法錯(cuò)誤的是（ A ）。ARAM是一種組合邏輯電路，具有記憶功能B靜態(tài)RAM用觸發(fā)器記憶數(shù)據(jù)C動(dòng)態(tài)RAM靠MOS管柵極電容存儲(chǔ)信息二、簡(jiǎn)答題1 指出存儲(chǔ)器按功能有哪些分類(lèi)？2 ROM有哪些分類(lèi)？3指出下列存儲(chǔ)系統(tǒng)各具有多少個(gè)存儲(chǔ)單元，至少需要幾根地址線和數(shù)據(jù)線？（1）64K1(2)256K4(3)1M1(4)128K81 按功能分有：（1）RAM：在工作時(shí)既能從中

36、讀出（取出）信息，又能隨時(shí)寫(xiě)入（存入）信息，但斷電后所存信息消失（易失性）。RAM又可分為靜態(tài)RAM（SRAM）和動(dòng)態(tài)RAM（DRAM）。（2）ROM：在工作時(shí)主要用于讀出信息，寫(xiě)入的信息不隨意改寫(xiě)，斷電后其所存信息在仍能保持（非易失性）。ROM又可分為固定ROM、可編程ROM。2ROM可分為以下幾類(lèi)：（1）掩模型ROM (Mask ROM)：(工廠編程)用戶(hù)提交碼點(diǎn),在工廠編程（2）可編程ROM (PROM)：(用戶(hù)一次編程)出廠保留全部熔絲，用戶(hù)可編程但不可改寫(xiě)（3）可改寫(xiě)RO (EPROM)：(用戶(hù)多次編程)，光可改寫(xiě)(UVEPROM)；電可改寫(xiě)(E2PROM)3解答如下：(1) 64K

37、1：存儲(chǔ)單元：64k；地址線：64K=216，16根；數(shù)據(jù)線：1根。(2) 256K4：存儲(chǔ)單元：1M；地址線：256K=218，18根；數(shù)據(jù)線：4根。(3) 1M1：存儲(chǔ)單元：1M；地址線：1M=220，20根；數(shù)據(jù)線：1根。(4) 128K8：存儲(chǔ)單元：1M；地址線：128K=217，20根；數(shù)據(jù)線：1根。三、電路分析與設(shè)計(jì)1用一片128K8位的ROM實(shí)現(xiàn)各種碼制之間的轉(zhuǎn)換。要求用從全0地址開(kāi)始的前16個(gè)地址單元實(shí)現(xiàn)8421BCD碼到余3碼的轉(zhuǎn)換；接下來(lái)的16個(gè)地址單元實(shí)現(xiàn)余3碼到8421BCD碼的轉(zhuǎn)換。1轉(zhuǎn)換電路圖如下：2電路圖如下，請(qǐng)寫(xiě)出存儲(chǔ)單元的內(nèi)容。解：存儲(chǔ)單元的內(nèi)容如下：3 存儲(chǔ)

38、器容量的擴(kuò)展，請(qǐng)用10241的存儲(chǔ)器芯片擴(kuò)展成容量為10248的存儲(chǔ)容量。解：電路如下圖所示：4 存儲(chǔ)器容量的擴(kuò)展，請(qǐng)用2564的存儲(chǔ)器芯片擴(kuò)展成容量為10248的存儲(chǔ)量。解：電路如下圖所示：5 用ROM實(shí)現(xiàn)組合邏輯函數(shù)。解：按A、B、C、D排列變量，并將Y1、Y2擴(kuò)展成為4變量的邏輯函數(shù)。把邏輯函數(shù)變換為最小項(xiàng)表達(dá)式，如下：選擇ROM，畫(huà)陣列圖（如上圖）6 用PLA實(shí)現(xiàn)下列函數(shù)：解：用PLA實(shí)現(xiàn)下列函數(shù)的電路如下圖所示：第九章 自測(cè)題一、填空題1通常把作用時(shí)間知促的電信號(hào)稱(chēng)為 脈沖信號(hào) 。2 從廣義上講，一切非正弦的帶有突變特點(diǎn)的電信號(hào)，統(tǒng)稱(chēng)為 脈沖信號(hào) 。3 脈沖信號(hào)的主要參數(shù)有脈沖周期、

39、脈沖幅度，脈沖寬度，上升時(shí)間和下降時(shí)間。4 脈沖電路中，三極管理工作在 飽和（或截止） 狀態(tài)時(shí)，相當(dāng)于開(kāi)關(guān) 接通（或斷開(kāi)） ，工作在 截止（或飽和） 狀態(tài)時(shí)，相當(dāng)于開(kāi)關(guān) 斷開(kāi)（或接通） ，所以，三極管可以作開(kāi)關(guān)使用。5 RC微分電路的輸出電壓是從 電阻 兩端取出的，且要求t=RC 遠(yuǎn)小于 tk（脈沖寬度）。6 反相器的輸入信號(hào)為高電平時(shí)，其中三極管處于 飽和 狀態(tài)，反相器輸出信號(hào)為 低電平 。7 自激多振蕩器不需外加觸發(fā)信號(hào)，就能自動(dòng)的輸出 矩形脈沖 。8 單穩(wěn)態(tài)觸發(fā)器的主要用途是 脈沖整形，延時(shí)，定時(shí)等 。二、選擇題1將矩波變換為正、負(fù)尖脈沖，需選用（ a ）a. RC微分電路；b. RC積

40、分電路；c. 施密特電路。2將三角波變換為矩陣波，需選應(yīng)用（ b ）a. 單穩(wěn)態(tài)電路；b. 施密特電路；c. RC微分電路。3將矩形波變換三角波，需用（ c ）a. RC微分電路；b. RC耦合電路；c. RC積分電路。4下列電路中，能用于信號(hào)幅度鑒別、波形變換和整形的電路是（ b ）a. 雙穩(wěn)態(tài)電路；b. 施態(tài)特電路；c. 多諧振蕩器。三、判斷題1分立元件構(gòu)成的自激多諧振蕩器的輸出信號(hào)，可以從任一管子的集電極取出，但兩邊輸出信號(hào)的極性相反。（ ）2反相器的輸出電壓u0與輸入電壓ui的大小成正比。（ ）3反相器的加速電容可以使三極管截止的更可靠。（ ）4多諧振蕩器常作為脈沖信號(hào)源使用。（ ）5射極耦合雙穩(wěn)態(tài)觸發(fā)器有兩個(gè)不依靠外加信號(hào)作用的穩(wěn)定狀態(tài)。（ ）6數(shù)字電路中的脈沖信號(hào)都是由自激多諧振蕩器直接產(chǎn)生的。（ ）7只要改變多諧振蕩器中R、C的值，就