數(shù)字電路實(shí)驗(yàn)報(bào)告

1、 數(shù)字電路實(shí)驗(yàn)報(bào)告 數(shù)字電路實(shí)驗(yàn)報(bào)告 實(shí)驗(yàn)一 組合邏輯電路分析一 實(shí)驗(yàn)?zāi)康?.熟悉基本邏輯電路的特點(diǎn)。2.熟悉各類門(mén)的實(shí)物元件以及元件的使用和線路連接。3.學(xué)會(huì)分析電路功能。二 實(shí)驗(yàn)原理1.利用單刀雙擲開(kāi)關(guān)的雙接點(diǎn)，分別連接高電平和低電平，開(kāi)關(guān)的擲點(diǎn)不同，門(mén)電路輸入的電平也不同。2.門(mén)電路的輸出端連接邏輯指示燈，燈亮則輸出為高電平，燈滅則輸出低電平。3.依次通過(guò)門(mén)電路的輸入電平與輸出電平，分析門(mén)電路的邏輯關(guān)系和實(shí)現(xiàn)的邏輯功能。三 實(shí)驗(yàn)元件1.74LS00D 2.74LS20D四、實(shí)驗(yàn)內(nèi)容組合邏輯電路分析 組合邏輯電路分析真值表 實(shí)驗(yàn)真值表ABCDX10000000010001000011101

2、0000101001100011111000010010101001011111001110111110111111 由實(shí)驗(yàn)邏輯電路圖可知：輸出 ，同樣，由真值表也能推出此方程，說(shuō)明此邏輯電路具有與或功能。密碼鎖問(wèn)題密碼鎖的開(kāi)鎖條件是：撥對(duì)密碼，鑰匙插入鎖眼將電源接通，當(dāng)兩個(gè)條件同時(shí)滿足時(shí)，開(kāi)鎖信號(hào)為“1”，將鎖打開(kāi)。否則，報(bào)警信號(hào)為“1”，則接通警鈴。試分析密碼鎖的密碼ABCD是什么？ 密碼鎖實(shí)驗(yàn)真值表實(shí)驗(yàn)真值表ABCDX1X200000100010100100100110101000101010101100101110110000110011010100110110111000111010

3、1111001111101實(shí)驗(yàn)結(jié)果分析： 由真值表可知：當(dāng)ABCD為1001時(shí)，燈X1亮，燈X2滅；其他情況下，燈X1滅，燈X2亮。由此可見(jiàn)，該密碼鎖的密碼ABCD為1001。因而，可以得到：,。實(shí)驗(yàn)二 組合邏輯實(shí)驗(yàn)（一）半加器和全加器一、實(shí)驗(yàn)?zāi)康?.熟悉用門(mén)電路設(shè)計(jì)組合電路的原理和方法步驟。二、預(yù)習(xí)內(nèi)容1.復(fù)習(xí)用門(mén)電路設(shè)計(jì)組合邏輯電路的原理和方法步驟。2.復(fù)習(xí)二進(jìn)制數(shù)的運(yùn)算。 （1）用“與非”門(mén)設(shè)計(jì)半加器的邏輯圖。 （2）完成用“異或”門(mén)、“與或非”門(mén)、“與非”門(mén)設(shè)計(jì)全加器的邏輯圖。 （3）完成用“異或”門(mén)設(shè)計(jì)的3變量判奇電路的原理圖。三、參考元件1.74LS283（集成超前4位進(jìn)位加法器）

4、 2.74LS00 （四2輸入與非門(mén)）3.74LS51 （雙與或非門(mén)） 4.74LS136（四2輸入異或門(mén)）四、實(shí)驗(yàn)內(nèi)容用與非門(mén)組成半加器由理論課知識(shí)可知：根據(jù)上式，設(shè)計(jì)如下電路圖：得到實(shí)驗(yàn)數(shù)據(jù)表格所得如下：被加數(shù)0101加數(shù)0011和0110新進(jìn)位0001用異或門(mén)、與或非門(mén)、與非門(mén)組成全加器由理論課知識(shí)可知：=根據(jù)上式，設(shè)計(jì)如下電路： 實(shí)驗(yàn)數(shù)據(jù)表格所得如下：被加數(shù)01010101加數(shù)00110011前級(jí)進(jìn)位00001111和01101001新進(jìn)位00010111用異或門(mén)設(shè)計(jì)3變量判奇電路，要求變量中1的個(gè)數(shù)為奇數(shù)時(shí)，輸出為1，否則為0。根據(jù)題目要求可知：輸出,則可以設(shè)計(jì)出如下電路：根據(jù)上圖，

5、可以得到如下實(shí)驗(yàn)數(shù)據(jù)表格：輸入A00001111輸入B00110011輸入C01010101輸出L01101001“74LS283”全加器邏輯功能測(cè)試 當(dāng)加數(shù)和被加數(shù)分別為0111和0001時(shí) 當(dāng)加數(shù)和被加數(shù)分別為1001和0111時(shí)利用74LS283進(jìn)行如下表格中的測(cè)試：被加數(shù)01111001加數(shù)00010111前級(jí)進(jìn)位0或10或1和1000或10010000或0001新進(jìn)位0或01或1實(shí)驗(yàn)三 組合邏輯實(shí)驗(yàn)（二）數(shù)據(jù)選擇器和譯碼器的應(yīng)用一、實(shí)驗(yàn)?zāi)康氖煜?shù)據(jù)選擇器和數(shù)據(jù)分配器的邏輯功能和掌握其使用方法。二、預(yù)習(xí)內(nèi)容1.了解所用元器件的邏輯功能和管腳排列2.復(fù)習(xí)有關(guān)數(shù)據(jù)選擇器和譯碼器的內(nèi)容3.用

6、八選一數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù)和4.用3線-8線譯碼器和與非門(mén)構(gòu)成一個(gè)全加器三、參考元件1.數(shù)據(jù)選擇器74LS151 2.38線譯碼器74LS138四、實(shí)驗(yàn)內(nèi)容1.數(shù)據(jù)選擇器的使用： 當(dāng)使能端EN=0時(shí)，Y是、和輸入數(shù)據(jù)的與或函數(shù)，其表達(dá)式為：。式中是、構(gòu)成的最小項(xiàng)，顯然當(dāng)=1時(shí)，其對(duì)應(yīng)的最小項(xiàng)在與或表達(dá)式中出現(xiàn)。當(dāng)=0時(shí)，對(duì)應(yīng)的最小項(xiàng)就不出現(xiàn)。利用這一點(diǎn)，不難實(shí)現(xiàn)組合邏輯電路。 將數(shù)據(jù)選擇器的地址信號(hào)、作為函數(shù)的輸入變量，數(shù)據(jù)輸入-作為控制信號(hào)，控制各個(gè)最小項(xiàng)在輸出邏輯函數(shù)中是否出現(xiàn)，使能端始終保持低電平，這樣，八選一的數(shù)據(jù)選擇器就成為一個(gè)三變量的函數(shù)產(chǎn)生器。用八選一的數(shù)據(jù)選擇器74LS151

7、產(chǎn)生邏輯函數(shù)將上式寫(xiě)成如下形式：。該式符合表達(dá)式1的標(biāo)準(zhǔn)形式，顯然、都應(yīng)該等于1，而式中沒(méi)有出現(xiàn)的最小項(xiàng)、，它們的控制信號(hào)、都應(yīng)該等于0，由此可畫(huà)出該邏輯函數(shù)產(chǎn)生器的邏輯圖：經(jīng)過(guò)實(shí)驗(yàn)驗(yàn)證，得到如下真值表：ABCL00000011010001111000101011011111 由實(shí)驗(yàn)所得真值表可知：此邏輯電路能實(shí)現(xiàn)邏輯表達(dá)式 的功能。 用八選一的數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)，根據(jù)上述原理自行設(shè)計(jì)邏輯圖，并驗(yàn)證實(shí)際結(jié)果。=由以上最小項(xiàng)形式可以設(shè)計(jì)如下邏輯電路圖：實(shí)驗(yàn)測(cè)的真值表如下：ABCL00000011010201101001101011001111 由真值表可看出，當(dāng)A、B、C 3個(gè)

8、輸入變量中1的個(gè)數(shù)為奇數(shù)時(shí)，輸出為1，否則輸出為0。2.3線-8線譯碼器的應(yīng)用 用3-8線譯碼器74LS 138和與非門(mén)構(gòu)成一個(gè)全加器，寫(xiě)出邏輯表達(dá)式并設(shè)計(jì)邏輯電路圖。驗(yàn)證實(shí)際結(jié)果。全加器的和與新進(jìn)位的表達(dá)式如下：=做出如下邏輯電路圖：通過(guò)實(shí)驗(yàn)得到如下真值表：AiBiCi-1SiCi0000000110010100110110010101011100111111通過(guò)真值表中的數(shù)據(jù)可以看出，按照上圖的邏輯電路可以做成全加器。3.擴(kuò)展內(nèi)容 用一片74LS151構(gòu)成四變量的判奇電路。 畫(huà)出如下電路圖：通過(guò)實(shí)驗(yàn)得到如下真值表：ABCDL000000001100101001100100101010011

9、00011111000110010101001011111000110111110111110實(shí)驗(yàn)四 觸發(fā)器和計(jì)數(shù)器一、實(shí)驗(yàn)?zāi)康?.熟悉觸發(fā)器的基本邏輯功能和原理2.了解二進(jìn)制計(jì)數(shù)器的工作原理3.設(shè)計(jì)并驗(yàn)證十進(jìn)制、六進(jìn)制計(jì)數(shù)器二、預(yù)習(xí)內(nèi)容 1.復(fù)習(xí)有關(guān)R-S觸發(fā)器，J-K觸發(fā)器，D觸發(fā)器的內(nèi)容。2.預(yù)習(xí)有關(guān)計(jì)數(shù)器的工作原理。3.用J-K觸發(fā)器組成三進(jìn)制計(jì)數(shù)器，設(shè)計(jì)電路圖。4.用74LS163和與非門(mén)組成四位二進(jìn)制計(jì)數(shù)器，十進(jìn)制計(jì)數(shù)器，六進(jìn)制計(jì)數(shù)器。設(shè)計(jì)電路圖。 三、參考元件1.74LS00四反相器 2.74LS107雙JK觸發(fā)器3.74LS74雙D觸發(fā)器 4.74LS63可預(yù)置四位二進(jìn)制計(jì)數(shù)器

10、（同步清零）四、實(shí)驗(yàn)內(nèi)容 1.RS觸發(fā)器邏輯功能測(cè)試用一塊74LS00與非門(mén)構(gòu)成R-S觸發(fā)器，用萬(wàn)用表測(cè)量及的電位，并記錄于下表中：RSQQ'觸發(fā)器電位0101低電位1010高電位11QQ'保持0011不確定2.六進(jìn)制計(jì)數(shù)器3.十進(jìn)制計(jì)數(shù)器4.六十進(jìn)制計(jì)數(shù)器 實(shí)驗(yàn)五 數(shù)字電路綜合實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?. 學(xué)會(huì)計(jì)數(shù)器、譯碼器、顯示器等器件的使用方法。2. 學(xué)會(huì)用它們組成具有計(jì)數(shù)、譯碼、顯示等功能的綜合電路，并了解它們的工作原理。二、預(yù)習(xí)內(nèi)容1. 復(fù)習(xí)有關(guān)計(jì)數(shù)器、譯碼器、寄存器、顯示器的內(nèi)容。2. 熟悉有關(guān)元器件的管腳排列。3. 設(shè)計(jì)十進(jìn)制計(jì)數(shù)譯碼顯示電路。畫(huà)出電路器。三、參考元件 譯

11、碼器74LS248、計(jì)數(shù)器74LS169、共陰極七段顯示器各一片。四、實(shí)驗(yàn)內(nèi)容1. 按自行設(shè)計(jì)電路圖接線。2. 合上電源。當(dāng)計(jì)數(shù)器預(yù)置初始狀態(tài)“0000”后，將“置數(shù)”改為“1”態(tài)，由CP輸入1HZ的連續(xù)方波。檢查輸入脈沖與顯示器上顯示的十進(jìn)制數(shù)字是否相符。五、分析實(shí)驗(yàn)結(jié)果并討論 利用上述方法，能否擴(kuò)大成0-99的計(jì)數(shù)、譯碼、顯示電路？計(jì)數(shù)器的進(jìn)位如何實(shí)現(xiàn)？答：可以擴(kuò)大成100進(jìn)制的計(jì)數(shù)、譯碼顯示電路，利用兩塊計(jì)數(shù)器、兩塊譯碼器和兩個(gè)顯示器，組合后就能有以上功能?？梢栽O(shè)計(jì)成如下電路：期末考試 數(shù)字秒表一、實(shí)驗(yàn)?zāi)康?. 了解數(shù)字計(jì)時(shí)裝置的基本工作原理和簡(jiǎn)單設(shè)計(jì)方法。2. 熟悉中規(guī)模集成器件和半導(dǎo)體顯示器的使用。3. 了解簡(jiǎn)單數(shù)字裝置的調(diào)試方法，驗(yàn)證所設(shè)計(jì)的數(shù)字秒表的功能。二、預(yù)習(xí)內(nèi)容1. N進(jìn)制計(jì)數(shù)器、一碼顯示電路的工作原理和設(shè)計(jì)方法。2. 所用器件的功能和外部引線排列。三、參考元件 集成元件：555定時(shí)器