集成電路設(shè)計(jì)課程設(shè)計(jì)課程教學(xué)大綱

1、集成電路設(shè)計(jì)課程設(shè)計(jì)課程教學(xué)大綱Course Project for IC Design課程編號(hào)：DZ240060 適用專業(yè)：集成電路設(shè)計(jì)與集成系統(tǒng)先修課程： 學(xué) 分 數(shù)：2 總學(xué)時(shí)數(shù)：2周 實(shí)驗(yàn)（上機(jī)）學(xué)時(shí)：2周考核方式：系考執(zhí) 筆 者：孟李林 編寫日期：2010-07-2 一、課程性質(zhì)和任務(wù)本課程設(shè)計(jì)屬于實(shí)踐課程，主要針對集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)本科生，是重要的實(shí)踐教學(xué)環(huán)節(jié)，應(yīng)安排在第七學(xué)期后兩周。通過本課程的實(shí)踐學(xué)習(xí)，使學(xué)生鞏固數(shù)字集成電路設(shè)計(jì)、CMOS模擬集成電路設(shè)計(jì)、EDA技術(shù)實(shí)驗(yàn)等課程所學(xué)知識(shí)，熟練掌握集成電路設(shè)計(jì)的流程，熟練使用集成電路設(shè)計(jì)流程中的相應(yīng)EDA工具軟件，使學(xué)生初步

2、具有對集成電路設(shè)計(jì)的綜合能力和實(shí)踐能力。二、 課程教學(xué)內(nèi)容和要求課程設(shè)計(jì)要求學(xué)生根據(jù)指導(dǎo)教師布置的設(shè)計(jì)題目，使用EDA工具完成集成電路設(shè)計(jì)全部設(shè)計(jì)流程，包括：選題，需求分析，技術(shù)規(guī)范制訂，詳細(xì)方案設(shè)計(jì)，電路設(shè)計(jì)，設(shè)計(jì)功能仿真，電路綜合，靜態(tài)時(shí)序分析，版圖設(shè)計(jì)等。通過本課程的訓(xùn)練，使學(xué)生對集成電路設(shè)計(jì)流程有較完整和深入的認(rèn)識(shí)和理解，能夠熟練掌握和應(yīng)用相關(guān)的EDA實(shí)現(xiàn)工具，培養(yǎng)學(xué)生初步的集成電路綜合設(shè)計(jì)能力和較好的學(xué)習(xí)與實(shí)踐能力。第一章 選題由教師提供設(shè)計(jì)題目，學(xué)生自己選題，完成IC設(shè)計(jì)流程的實(shí)踐學(xué)習(xí)第二章 需求分析、技術(shù)規(guī)范制訂對選題進(jìn)行需求分析，提出合理的設(shè)計(jì)需求，制訂相應(yīng)的技術(shù)規(guī)范。掌握功能

3、的定義和特點(diǎn)取舍，掌握接口的劃分和接口時(shí)序的制定。第三章 詳細(xì)方案設(shè)計(jì)熟悉設(shè)計(jì)方案編寫格式。針對所選題目，編寫出詳細(xì)設(shè)計(jì)方案。第四章 電路設(shè)計(jì)熟練掌握HDL，針對設(shè)計(jì)需求，采用HDL進(jìn)行電路設(shè)計(jì)。第五章 設(shè)計(jì)功能仿真熟悉仿真工具的使用。熟練應(yīng)用EDA仿真工具進(jìn)行設(shè)計(jì)功能仿真驗(yàn)證。第六章 電路綜合理解電路綜合的概念。理解Tcl語言，掌握綜合約束腳本的寫法。熟悉電路綜合工具，完成設(shè)計(jì)電路的綜合。第七章 時(shí)序分析理解靜態(tài)時(shí)序分析中基本概念。掌握PT工具的基本使用方法。采用EDA仿真工具對所設(shè)計(jì)的電路進(jìn)行時(shí)序仿真驗(yàn)證。第八章 版圖設(shè)計(jì)熟悉EDA版圖設(shè)計(jì)工具。采用EDA版圖設(shè)計(jì)工具完成設(shè)計(jì)電路的版圖設(shè)計(jì)

4、，包括：布局（P&R）、參數(shù)提取、設(shè)計(jì)規(guī)格檢查(DRC、ERC)、版圖與網(wǎng)表的一致性檢查(LVS)。三、各教學(xué)環(huán)節(jié)的學(xué)時(shí)分配本課程設(shè)計(jì)屬于實(shí)踐課程，教學(xué)環(huán)節(jié)集中安排在2周進(jìn)行。為保證達(dá)到預(yù)計(jì)的教學(xué)目的，課程設(shè)計(jì)可以分組進(jìn)行，以小組為單位分別進(jìn)行資料的收集、方案論證、實(shí)驗(yàn)及改進(jìn)。具體實(shí)踐教學(xué)的學(xué)時(shí)分配如下表：項(xiàng)目章節(jié)主要內(nèi)容學(xué)時(shí)分配講課習(xí)題課實(shí)驗(yàn)上機(jī)合計(jì)第一章選題33第二章需求分析、技術(shù)規(guī)范制訂1212第三章詳細(xì)方案設(shè)計(jì)639第四章電路設(shè)計(jì)66第五章設(shè)計(jì)功能仿真66第六章電路綜合66第七章時(shí)序分析1212第八章版圖設(shè)計(jì)66合計(jì)3243360四、實(shí)驗(yàn)部分教學(xué)內(nèi)容和要求1、實(shí)驗(yàn)所需設(shè)備及材料

5、序號(hào)環(huán)境、設(shè)備名稱數(shù)量備注1工作站1每人一套2EDA仿真工具（Ncverilog/Ncsim）13EDA綜合工具（Design Compile）14EDA時(shí)序分析工具（PrimeTime）15EDA版圖設(shè)計(jì)工具（Silicon Ensemble/Apollo/Astro）1五、本課程與其它課程的聯(lián)系本課程設(shè)計(jì)的先修課程為：數(shù)字電路與邏輯設(shè)計(jì),Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì),數(shù)字集成電路設(shè)計(jì),模擬集成電路設(shè)計(jì),EDA技術(shù)實(shí)驗(yàn)等。通過本課程設(shè)計(jì)的實(shí)踐學(xué)習(xí)使學(xué)生達(dá)到鞏固數(shù)字集成電路設(shè)計(jì)、CMOS模擬集成電路設(shè)計(jì)、EDA技術(shù)實(shí)驗(yàn)等課程所學(xué)知識(shí)。六、建議教材及參考資料（1） Cadence NC-Verilog說明書（2） Synopsys DC 培訓(xùn)教材（3） Synopsys P