電路實驗教材匯總

1、實驗八 門電路邏輯功能及測試 實驗目的 1熟悉門電路邏輯功能。2了解數(shù)字電路實驗模塊及示波器的使用方法。 實驗儀器及材料 1 雙蹤示波器2 集成芯片74LS00 二輸入端四與非門 2 片74LS20 四輸入端雙與非門 1 片74LS86 二輸入端四異或門 1 片74LS04 六反相器 1 片 實驗內(nèi)容 選擇實驗用的集成電路，按自己設計的實驗接線圖接好連線，特別注意 Vcc 及地線不 能接錯。線接好后經(jīng)實驗指導教師檢查無誤方可通電實驗。實驗中改動接線須先斷開電源，1測試門電路邏輯功能（1）選用接好線后再通電實驗。雙四輸入與非門 74LS20 一只，按圖 8.1 接線、 輸S1S4 電平開關，輸出

2、插口） ，出端接電平顯示發(fā) （D1D8 任意一個）圖 8.12）將電平開關按表 8.1 置位，分別測輸出電壓及邏輯狀態(tài)。表 8.1輸入輸出1234Y電壓（ V ）HHHHLHHHLLHHLLLHLLLL圖 8.22 異或門邏輯功能測試1）選二輸入四異或門電路 74LS86，按圖 8.2 接線，輸入端 1、2、4、 5 接電平開關，輸 出端 A 、B、Y 接電平顯示發(fā)光二極管。 （2）將電平開關按表 8.2 置位，將結果填入表中。 表 8.2輸入輸出ABYY 電壓（ V ）L L H L H H H H H H L HL L L L L L H L H H L H3邏輯電路的邏輯關系1） 用 7

3、4LS00 按圖 8.3，8.4接線，將輸入輸出邏輯關系分別填入表8.3和表 8.4 中。圖 8.3表 8.3輸入輸出ABYLLLHHLHH圖 8.4表 8.4輸入輸出ABYZLLLHHLHH（2）寫出上面兩個電路邏輯表達式。4邏輯門傳輸延遲時間的測量。用六反相器（非門）按圖 8.5 接線，輸入 200KHz 連續(xù)脈沖，用雙蹤示波器測輸入，輸出相 位差，計算每個門的平均傳輸延遲時間的 tpd 值。圖 8.55利用與非門控制輸出。用一片 74LS00 按圖 8.6 接線， S接任一電平開關， 用示波器觀察 S對輸出脈沖的控制作用。 6用與非門組成其它門電路并測試驗證。（1）組成或非門。 用一片二

4、輸入端四與非門組成或非門畫出電路圖，測試并填表 8.5表 8.5輸入輸出ABY00011011圖 8.6表 8.6ABY00011011（2）組成異或門（a）將異或門表達式轉(zhuǎn)化為與非門表達式。（b）畫出邏輯電路圖。（c）測試并填表 8.6。 實驗報告 1 按各步驟要求填表并畫邏輯圖?！舅伎碱}】（1）怎樣判斷門電路邏輯功能是否正常？（2）與非門一個輸入接連續(xù)脈沖，其余端什么狀態(tài)時允許脈沖通過？什么狀態(tài)時禁止脈沖 通過？（3）異或門又稱可控反相門，為什么？實驗九 譯碼器實驗【實驗目的】1掌握3-8 線譯碼器邏輯功能和使用方法。2掌握3-8 線譯碼器的擴展。 【實驗設備與器材】 1數(shù)字萬用表、雙蹤示

5、波器。274LS138 3-8 線譯碼器 2片； 74LS20 四輸入端二與非門 1片 【實驗原理】譯碼的功能是將具有特定含義的二進制碼進行辨別，并轉(zhuǎn)換成控制信號，具有譯碼 功能的邏輯電路稱為譯碼器。 譯碼器在數(shù)字系統(tǒng)中有廣泛的應用， 不僅用于代碼的轉(zhuǎn)換、 終端的數(shù)字顯示，還用于數(shù)據(jù)分配，存貯器尋址和組合控制信號等。不同的功能可選用 不同種類的譯碼器。下圖表示二進制譯碼器的一般原理圖：圖9-1 二進制譯碼器的一般原理圖它具有 n個輸入端， 2n個輸出端和一個使能輸入端。在使能輸入端為有效電平時，對應每一組輸入代碼，只有其中一個輸出端為有效電平，其余輸出端則為非有效電平。 每一個輸出所代表的函數(shù)

6、對應于 n個輸入變量的最小項。二進制譯碼器實際上也是負脈 沖輸出的脈沖分配器， 若利用使能端中的一個輸入端輸入數(shù)據(jù)信息，器件就成為一個數(shù) 據(jù)分配器（又稱為多路數(shù)據(jù)分配器）。13-8 線譯碼器 74LS138它有三個地址輸入端 A、B、C，它們共有 8種狀態(tài)的組合， 即可譯出 8個輸出信號 Y0Y7 另外它還有三個使能輸入端 E1、E2、E3。它的引腳排列見圖 9-2 ，功能表見表 9-1 。圖 9-2 74LS138 的引腳排列圖 表9-1 74LS138 的功能表【實驗內(nèi)容】174LS138譯碼器邏輯功能測試在主實驗箱上正確插好 DIP擴展板和輔助擴展板，在 DIP擴展板上找一個 16PIN

7、的插 座插上芯片 74LS138，芯片第8腳接地（ GND），16腳接電源（ VCC）。將輔助擴展板的 VCC 插孔， GND插 孔分別與直流電源部分的 +5V插孔， GND插 孔相連。將 74LS138的使能輸入 端和地址輸入端分別接到輔助擴展板的邏輯電平輸出，將74LS138輸出端Y0Y7 分別接到輔助擴展板邏輯電平顯示的 8個發(fā)光二極管上，檢查連線正確無誤后按下直流電源開 關K101和 K102。逐次撥動對應的撥位開關，根據(jù)發(fā)光二極管的顯示變化，測試74LS138的邏輯功能。274LS151譯碼器邏輯功能測試測試方法與 74LS138 類似，只是輸入與輸出腳的個數(shù)不同，功能引腳不同。 3

8、兩片74LS138組合成 4線-16 線譯碼器圖9-5 兩片74LS138組合成 4 線-16 線譯碼器按圖 9-5 連接實驗電路，由于實驗箱上僅提供 8個邏輯電平顯示燈，該步實驗一共 有16個輸出端， 因此要靈活選用。 例如先把低 8位輸出接邏輯電平顯示輸入， D3接“0”， 控制 D2，D1，D0的輸入情況，可看出低 8位的不同顯示情況。然后把高 8位輸出接邏輯電 平顯示輸入， D3 接“ 1”，控制 D2，D1，D0的輸入情況，可看高 8位的不同顯示情況。 4 個輸入端接邏輯電平輸出。逐項測試電路的邏輯功能，自擬真值表，記錄實驗結果。 【實驗報告】 1畫出實驗線路，把觀察到的波形畫在坐標

9、上，并標上相應的地址碼。 2對實驗結果進行分析、討論。【思考題】1. 譯碼器的應用。2. 譯碼器的功能擴展。實驗十 數(shù)據(jù)選擇器實驗【實驗目的】1. 掌握數(shù)據(jù)選擇器的邏輯功能和使用方法。 【實驗設備與器材】 1數(shù)字萬用表、雙蹤示波器。274LS151 八選1數(shù)據(jù)選擇器 1片； 74LS20 四輸入端二與非門 1片【實驗原理】 數(shù)據(jù)選擇是指選擇多個通道數(shù)據(jù)中的一路，傳送到唯一的公共數(shù)據(jù)通道上去。實現(xiàn) 數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。 它的功能相當于一個多個輸入的單刀多擲開 關，其示意圖如下：圖10-1 4 選1 數(shù)據(jù)選擇器示意圖1. 數(shù)據(jù)選擇器 74LS15174LS151 是一種典型的集成

10、電路數(shù)據(jù)選擇器，它有 3個地址輸入端 C、 B、A，可選擇I 0I 78個數(shù)據(jù)源， 具有兩個互補輸出端即同相輸出端 Z和反相輸出端 Z 。其引腳圖和功能 表分別如下：表10-1 74LS151 的功能表圖 10-2 74LS151 的引腳圖表【實驗內(nèi)容】1 74LS153 數(shù)據(jù)選擇器邏輯功能測試在主實驗箱上正確插好 DIP 擴展板和輔助擴展板，在 DIP擴展板上找一個 16PIN 的 插座插上芯片 74LS153，芯片第 8腳接地（ GND）， 16腳接電源（ VCC）。將輔助擴展板的 VCC插孔， GND插孔分別與直流電源部分的 +5V插孔， GND插孔相連。將 74LS153的使能輸 入端

11、和地址輸入端分別接到輔助擴展板的邏輯電平輸出，將 74LS153輸出端 Z接到輔助擴展板邏輯電平顯示的發(fā)光二極管上，檢查連線正確無誤后按下直流電源開關K101和K102。逐次撥動對應的撥位開關，根據(jù)發(fā)光二極管的顯示變化，測試74LS151的邏輯功能。2. 用試用雙 4選 1的數(shù)據(jù)選擇器 74LS153設計電路使其實現(xiàn)函數(shù)：F (A,B,C) ABC ABC ABC ABC并測試電路的正確性。3. 將雙4選1的數(shù)據(jù)選擇器 74LS153擴展成 8選1數(shù)據(jù)選擇器并連接電路驗證其正確性。 . 【實驗報告】1畫出實驗圖，并填表。2對實驗結果進行分析、討論?！舅伎碱}】1. 用數(shù)據(jù)選擇器設計任意組合邏輯電

12、路。2. 數(shù)據(jù)選擇器的擴展。實驗十一 組合邏輯電路的綜合設計【實驗目的】 1掌握組合邏輯電路的分析與設計方法。2加深對基本門電路使用的理解?！緦嶒炘O備與器材】1儀器 數(shù)字萬用表、示波器。2器件74LS00 二輸入端四與非門 1 片74LS02 二輸入端四或非門 1 片74LS04 六與非門 1 片74LS10 三輸入端三與非門 2 片74LS20 四輸入端二與非門 1 片74LS151 四選 1 數(shù)據(jù)選擇器 1片【實驗原理】 1組合電路是最常用的邏輯電路，可以用一些常用的門電路來組合完成具有其他功能的門電路。例如，根據(jù)與門的邏輯表達式 Z= AB =得知，可以用兩個非門和一個或非門組合成一個與

13、門，還可以組合成更復雜的邏輯關系。2分析組合邏輯電路的一般步驟是：1) 由邏輯圖寫出各輸出端的邏輯表達式；2) 化簡和變換各邏輯表達式；3) 列出真值表；4) 根據(jù)真值表和邏輯表達式對邏輯電路進行分析，最后確定其功能。3設計組合邏輯電路的一般步驟與上面相反，是：1) 根據(jù)任務的要求，列出真值表；2) 用卡諾圖或代數(shù)化簡法求出最簡的邏輯表達式；3) 根據(jù)表達式，畫出邏輯電路圖，用標準器件構成電路；4) 最后，用實驗來驗證設計的正確性。4組合邏輯電路的設計舉例1”時，輸出端用“與非門”設計一個表決電路。當四個輸入端中有三個或四個“ 才為“ 1”。設計步驟：根據(jù)題意，列出真值表如表 11-1 所示，

14、再填入卡諾圖表 11-1 中表 11-1 表決電路的真值表表11-2 表決電路的卡諾圖然后，由卡諾圖得出邏輯表達式，并演化成“與非”的形式：Z = ABC + BCD + CDA + ABD最后，畫出用“與非門”構成的邏輯電路如圖 11-1 所 示：圖11-1 表決電路原理圖輸入端接至邏輯開關 （撥位開關） 輸出插口， 輸出端接邏輯電平顯示端口， 自擬真值表， 逐次改變輸入變量，驗證邏輯功能。【實驗內(nèi)容】1按照實驗原理，利用主電路板上的資源，結合 DIP擴展板和輔助擴展板完成組合邏輯 電路的設計中的一個例子。2設計一個四人無棄權表決電路 （多數(shù)贊成則提議通過 ） ，要求用 2 輸入四與非門來實

15、 現(xiàn)（如果資源不夠可以使用 74LS04或 74LS20）。3設計一位全加器，要求用與、或、非門實現(xiàn)。4設計一個保險箱用的 4位數(shù)字代碼鎖，該鎖有規(guī)定的地址代碼 A、B、 C、D 四個輸入 端和一個開箱鑰匙孔信號 E的輸入端，鎖的代碼由實驗者自編。當用鑰匙開箱時，如果 輸入代碼正確，保險箱被打開；如果輸入代碼錯誤，電路將發(fā)出警報。要求用最少的與 非門實現(xiàn)。5設計用 3個開關控制一個電燈的邏輯電路， 要求改變?nèi)魏我粋€開關的狀態(tài)都能控制電 燈由亮變滅或者由滅變亮。要求用數(shù)據(jù)選擇器來實現(xiàn)?！緦嶒瀳蟾妗?將實驗結果填入自制的表格中，驗證設計是否正確。 2總結組合邏輯電路的分析與設計方法?！舅伎碱}】1.

16、 電路設計中的注意事項。2. 在設計中如何使電路設計最簡。實驗十二 觸發(fā)器（一）【實驗目的】1、掌握基本 RS、JK、T和 D觸發(fā)器的邏輯功能。2、掌握集成觸發(fā)器的功能和使用方法。3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法。 【實驗設備與器材】1儀器 雙蹤示波器、數(shù)字萬用表。2器件74LS00 二輸入四與非門 1 片74LS02 二輸入端或非門 1 片74LS04 六反相器 1 片74LS10 三輸入端三與非門 1 片74LS74（或CC4013） 雙D觸發(fā)器 1 片74LS112 （ 或CC4027） 雙J-K觸發(fā)器 1 片【實驗原理 】觸發(fā)器是能夠存儲 1位二進制碼的邏輯電路，它有兩個互補輸出端，其

17、輸出狀態(tài)不 僅與輸入有關，而且還與原先的輸出狀態(tài)有關。觸發(fā)器有兩個穩(wěn)定狀態(tài)，用以表示邏輯 狀態(tài)“ 1”和“ 0”，在一定的外界信號作用下，可以從一個穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個穩(wěn)定 狀態(tài)，它是一個具有記憶功能的二進制信息存儲器件，是構成各種時序電路的最基本邏 輯單元。1基本 RS觸發(fā)器圖 12-1 為由兩個與非門交叉耦合構成的基本 RS觸發(fā)器，它是無時鐘控制低電平直 接觸發(fā)的觸發(fā)器?；?RS觸發(fā)器具有置“ 0”、置“ 1”和保持三種功能。通常稱 S 為置RS 觸1”端，因為S =0時觸發(fā)器被置 “1”； R 為置“0”端，因為R =0 時觸發(fā)器被置 “0” 當 S = R =1 時狀態(tài)保持，當 S

18、= R =0 時為不定狀態(tài)，應當避免這種狀態(tài)。基本 發(fā)器也可以用兩個“或非門”組成，此時為高電平有效（ a）邏輯圖（b） 邏輯符號圖12-1 二與非門組成的基本 RS 觸發(fā)器基本 RS 觸發(fā)器的邏輯符號見圖 14-1（b） ，二輸入端的邊框外側都畫有小圓圈，這是因為 置1與置0都是低電平有效。2JK 觸發(fā)器在輸入信號為雙端的情況下， JK 觸發(fā)器是功能完善、使用靈活和通用性較強的一 種觸發(fā)器。本實驗采用 74LS112 雙 JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳邏輯 圖如圖14-2所示； JK 觸發(fā)器的狀態(tài)方程為：Qn +1 =JQ n +KQn圖12-2 JK 觸發(fā)器的引腳邏輯圖其中，

19、 J和K是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、 K 有兩個或兩個以上 輸入端時，組成“與”的關系。 Q 和Q 為兩個互補輸出端。通常把 Q =0、Q =1 的狀態(tài)定為觸發(fā)器“ 0”狀態(tài)；而把 Q =1，Q =0 定為“ 1”狀態(tài)。JK 觸發(fā)器常被用作緩沖存儲器，移位寄存器和計數(shù)器。CC4027 是CMOS雙 JK 觸發(fā)器，其功能與 74LS112 相同，但采用上升沿觸發(fā)， R、S 端為高電平有效。3T 觸發(fā)器在JK觸發(fā)器的狀態(tài)方程中，令 J=K=T 則變換為：Q n1 TQn TQn這就是 T觸發(fā)器的特性方程。由上式有：當T=1時， Qn1 Qn 當T=0 時， Qn1 Qn 即當T=1

20、時，為翻轉(zhuǎn)狀態(tài)；當 T=0時，為保 持狀態(tài)。4 D 觸發(fā)器在輸入信號為單端的情況下， D觸發(fā)器用起來更為方便，其狀態(tài)方程為：Qn1 = D其輸出狀態(tài)的更新發(fā)生在 CP 脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器， 觸發(fā)器的狀態(tài)只取決于時鐘到來前 D 端的狀態(tài)， D 觸發(fā)器的應用很廣， 可用作數(shù)字信號 的寄存，移位寄存，分頻和波形發(fā)生等。有很多型號可供各種用途的需要而選用。如雙 D（74LS74，CC4013），四D（74LS175，CC4042），六D（74LS174，CC14174），八D（74LS374） 等。圖12-3 為雙 D（74LS74）的引腳排列圖。圖12-3 D 觸發(fā)器的引腳

21、排列圖5觸發(fā)器之間的相互轉(zhuǎn)換 在集成觸發(fā)器的產(chǎn)品中， 每一種觸發(fā)器都有自己固定的邏輯功能。但是可以利用轉(zhuǎn) 換的方法獲得具有其它功能的觸發(fā)器。例如將JK觸發(fā)器的 J、K兩端接在一起，并認它為T端，就得到所需的 T觸發(fā)器。JK 觸發(fā)器也可以轉(zhuǎn)換成為 D觸發(fā)器，如圖 12-4 所示。圖12-4 JK 觸發(fā)器轉(zhuǎn)換成為 D 觸發(fā)器【實驗內(nèi)容】1測試基本 RS觸發(fā)器的邏輯功能利用 DIP擴展板和輔助擴展板，尋找到適合的芯片完成本實驗。按圖12-1 ，用兩個與非門組成基本 RS觸發(fā)器，輸入端 S、R接邏輯電平輸出插孔（撥位開關輸出端），輸出 端Q 和Q 接邏輯電平顯示單元輸入插孔（發(fā)光二極管輸入端），測試它的邏輯功能并 畫出真值表將實驗結果填入表內(nèi)。將兩個與非門換成兩個或非門， 要求同上，測試它的邏輯功能并畫出真值表將實驗 結果填入表內(nèi)。2測試JK觸發(fā)器 74LS112的邏輯功能1）測試 JK觸發(fā)器的復位、置位功能利用 DIP擴展板和輔助