第三章存儲(chǔ)器PPT課件

1、第一節(jié) 存儲(chǔ)器的分類(lèi)（續(xù)）詳細(xì)展開(kāi)，注意對(duì)比第1頁(yè)/共68頁(yè)一、RAM分類(lèi)組成單元組成單元速度速度集成度集成度應(yīng)用應(yīng)用雙極型雙極型RAM觸發(fā)器觸發(fā)器快快低低速度要求高速度要求高 的位片式微機(jī)的位片式微機(jī) SRAM觸發(fā)器觸發(fā)器快快低低小容量系統(tǒng)小容量系統(tǒng)DRAM極間電容極間電容慢慢高高大容量系統(tǒng)大容量系統(tǒng)第2頁(yè)/共68頁(yè)二、ROM分類(lèi) 掩膜ROM：信息制作在芯片中，不可更改 PROM：允許一次編程，此后不可更改 EPROM：用紫外光擦除，擦除后可編程；并允許用戶(hù)多次擦除和編程 EEPROM（E2PROM）：采用加電方法在線(xiàn)進(jìn)行擦除和編程，也可多次擦寫(xiě) Flash Memory（閃存）：能夠快速擦

2、寫(xiě)的EEPROM，但只能按塊（Block）擦除第3頁(yè)/共68頁(yè)三、半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)第4頁(yè)/共68頁(yè) 存儲(chǔ)體 每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù) 存儲(chǔ)容量與地址、數(shù)據(jù)線(xiàn)個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量 2MN 存儲(chǔ)單元數(shù)存儲(chǔ)單元的位數(shù) M：芯片的地址線(xiàn)根數(shù) N：芯片的數(shù)據(jù)線(xiàn)根數(shù) 第5頁(yè)/共68頁(yè) 地址譯碼電路譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼第6頁(yè)/共68頁(yè) 片選和讀寫(xiě)控制邏輯 片選端CS或CE 有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫(xiě)操作 輸出OE 控制讀操作。有效時(shí)，

3、芯片內(nèi)數(shù)據(jù)輸出 該控制端對(duì)應(yīng)系統(tǒng)的讀控制線(xiàn) 寫(xiě)WE 控制寫(xiě)操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中 該控制端對(duì)應(yīng)系統(tǒng)的寫(xiě)控制線(xiàn)第7頁(yè)/共68頁(yè)第二節(jié) 隨機(jī)存取存儲(chǔ)器靜態(tài)RAMSRAM 2114SRAM 6264動(dòng)態(tài)RAMDRAM 2116DRAM 2164第8頁(yè)/共68頁(yè)一、靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM SRAM的基本存儲(chǔ)單元是觸發(fā)器電路 每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位 許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣 SRAM一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣： 每個(gè)存儲(chǔ)單元存放多位（4、8、16等） 每個(gè)存儲(chǔ)單元具有一個(gè)地址第9頁(yè)/共68頁(yè)SRAM芯片2114 存儲(chǔ)容量為10244 18個(gè)引腳： 10根地址線(xiàn)A9A0 4根

4、數(shù)據(jù)線(xiàn)I/O4I/O1 片選CS 讀寫(xiě)WE123456789181 716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGND第10頁(yè)/共68頁(yè)SRAM芯片6264 存儲(chǔ)容量為8K8 28個(gè)引腳： 13根地址線(xiàn)A12A0 8根數(shù)據(jù)線(xiàn)D7D0 片選CE 讀寫(xiě)WE、OE第11頁(yè)/共68頁(yè)思考題下列SRAM芯片需多少地址輸入端?多少數(shù)據(jù)輸入端?(1)512X 4位 (2)1K8位 (3)2K1位(4)64K1位 (5)2K4位 (6)4K1位(7)16K1位 (8)256K1位 (9)512K4位(10)16KB (11)64KB第12

5、頁(yè)/共68頁(yè)二、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM DRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容 必須配備“讀出再生放大電路”進(jìn)行刷新 每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位 許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣 DRAM一般采用“位結(jié)構(gòu)”存儲(chǔ)體： 每個(gè)存儲(chǔ)單元存放一位 需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元 每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址第13頁(yè)/共68頁(yè)DRAM芯片2116 存儲(chǔ)容量為16K1 16個(gè)引腳： 7根地址線(xiàn)A6A0 1根數(shù)據(jù)輸入線(xiàn)DIN 1根數(shù)據(jù)輸出線(xiàn)DOUT 行地址選通RAS 列地址選通CAS 讀寫(xiě)控制WEVBBDINWERASA0A1A2VDDVSSCASDOUTA6A3A4A5VCC1234

6、5678161514131211109第14頁(yè)/共68頁(yè)DRAM芯片2116（續(xù)）存儲(chǔ)地址需要分兩批傳送 行地址選通信號(hào)RAS有效，開(kāi)始傳送行地址 隨后，列地址選通信號(hào)CAS有效，傳送列地址，CAS相當(dāng)于片選信號(hào) 讀寫(xiě)信號(hào)WE讀有效 數(shù)據(jù)從DOUT引腳輸出或輸入第15頁(yè)/共68頁(yè)DRAM芯片2164 存儲(chǔ)容量為64K1 16個(gè)引腳： 8根地址線(xiàn)A7A0 1根數(shù)據(jù)輸入線(xiàn)DIN 1根數(shù)據(jù)輸出線(xiàn)DOUT 行地址選通RAS 列地址選通CAS 讀寫(xiě)控制WENCDINWERASA0A2A1GNDVSSCASDOUTA6A3A4A5A712345678161514131211109第16頁(yè)/共68頁(yè)第三節(jié)

7、只讀存儲(chǔ)器EPROMEPROM 2716EPROM 2764第17頁(yè)/共68頁(yè)EPROM 頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線(xiàn)透過(guò)擦除原有信息 一般使用專(zhuān)門(mén)的編程器（燒寫(xiě)器）進(jìn)行編程 編程后，應(yīng)該貼上不透光封條第18頁(yè)/共68頁(yè)EPROM芯片2716 存儲(chǔ)容量為2K8 24個(gè)引腳： 11根地址線(xiàn)A10A0 8根數(shù)據(jù)線(xiàn)DO7DO0 片選/編程CE/PGM 讀寫(xiě)OE 編程電壓VPPVDDA8A9VPPOEA10CE/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss第19頁(yè)/共

8、68頁(yè)EPROM芯片2764 存儲(chǔ)容量為8K8 28個(gè)引腳： 13根地址線(xiàn)A12A0 8根數(shù)據(jù)線(xiàn)D7D0 片選CE 編程PGM 讀寫(xiě)OE 編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D312345678910111213142827262524232221201918171615第20頁(yè)/共68頁(yè)思考題v下述EPROM改寫(xiě)過(guò)程,其中正確的是 。A)使寫(xiě)信號(hào)有效就可以改寫(xiě)B(tài))先用高電壓擦除，再改寫(xiě)新數(shù)據(jù)C)先用紫外線(xiàn)擦除，再用高電壓寫(xiě)新數(shù)據(jù)D)先用紫外線(xiàn)擦除，再用+5v電壓寫(xiě)新數(shù)據(jù)答案：C第21頁(yè)/共68

9、頁(yè)思考題vEPROM是指 。A)只讀存儲(chǔ)器B)可編程的只讀存儲(chǔ)器C)可擦除可編程的只讀存儲(chǔ)器D)電可改寫(xiě)只讀存儲(chǔ)器 答案：C第22頁(yè)/共68頁(yè)思考題v計(jì)算機(jī)內(nèi)存芯片一般采用 。A)DRAM B)SRAM C)EPROM D)ROM 答案：A第23頁(yè)/共68頁(yè)思考題v如果存儲(chǔ)器有4096個(gè)記憶元件，每個(gè)存儲(chǔ)單元為4位二進(jìn)制數(shù)，采用雙譯碼方式，則所需的地址譯碼輸出線(xiàn)的最少數(shù)目是 。A)10 B)32 C)64 D)1024答案：C第24頁(yè)/共68頁(yè)思考題v若256K位（bit）的SRAM芯片具有8條數(shù)據(jù)線(xiàn)，則它具有的地址線(xiàn)條數(shù)為 。A)14 B)15 C)17 D)18 答案：B第25頁(yè)/共68頁(yè)

10、思考題v一個(gè)SRAM芯片，有14條地址線(xiàn)和8路數(shù)據(jù)線(xiàn)。問(wèn)該芯片最多能存儲(chǔ)ASCII碼字符的個(gè)數(shù)為 。A)16384 B)32768 C)256 D)14 答案：A第26頁(yè)/共68頁(yè)思考題vEPROM不同于ROM，是因?yàn)?。A)EPROM只能改寫(xiě)一次 B)EPROM只能讀不能寫(xiě)C)EPROM可以多次改寫(xiě)D)EPROM斷電后信息會(huì)丟失 答案：C第27頁(yè)/共68頁(yè)第四節(jié) 半導(dǎo)體存儲(chǔ)器與CPU的連接 這是本章的重點(diǎn)內(nèi)容 SRAM、EPROM與CPU的連接 譯碼方法同樣適合I/O端口第28頁(yè)/共68頁(yè)一、存儲(chǔ)芯片與CPU的連接 存儲(chǔ)芯片的數(shù)據(jù)線(xiàn) 存儲(chǔ)芯片的地址線(xiàn) 存儲(chǔ)芯片的片選端 存儲(chǔ)芯片的讀寫(xiě)控制線(xiàn)第

11、29頁(yè)/共68頁(yè)1.存儲(chǔ)芯片數(shù)據(jù)線(xiàn)的處理 若芯片的數(shù)據(jù)線(xiàn)正好8根： 一次可從芯片中訪(fǎng)問(wèn)到8位數(shù)據(jù) 全部數(shù)據(jù)線(xiàn)與系統(tǒng)的8位數(shù)據(jù)總線(xiàn)相連 若芯片的數(shù)據(jù)線(xiàn)不足8根： 一次不能從一個(gè)芯片中訪(fǎng)問(wèn)到8位數(shù)據(jù) 利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位 這個(gè)擴(kuò)充方式簡(jiǎn)稱(chēng)“位擴(kuò)展”第30頁(yè)/共68頁(yè)位擴(kuò)展2114（1）A9A0I/O4I/O1片選D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE第31頁(yè)/共68頁(yè)舉例 A0 A9 D0 D7 8 I/O 7 I/O 6 I/O 5 I/O 4 I/O 3 I/O 2 I/O 1 10241 I/O 地址線(xiàn) 數(shù)據(jù)線(xiàn) 用10241位的芯片組成1KB RAM的方框圖

12、第32頁(yè)/共68頁(yè)2.存儲(chǔ)芯片地址線(xiàn)的連接 芯片的地址線(xiàn)通常應(yīng)全部與系統(tǒng)的低位地址總線(xiàn)相連 尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱(chēng)為“片內(nèi)譯碼”第33頁(yè)/共68頁(yè)片內(nèi)譯碼000H001H002H3FDH3FEH3FFH全0全1000000010010110111101111范圍（16進(jìn)制）A9A0第34頁(yè)/共68頁(yè)3.存儲(chǔ)芯片片選端的譯碼 存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量 也就是擴(kuò)充了存儲(chǔ)器地址范圍 進(jìn)行“地址擴(kuò)充”，需要利用存儲(chǔ)芯片的片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址 這個(gè)尋址方法，主要通過(guò)將存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線(xiàn)相關(guān)聯(lián)來(lái)實(shí)現(xiàn) 這種擴(kuò)充簡(jiǎn)稱(chēng)為“地址擴(kuò)展”或“字?jǐn)U

13、展”第35頁(yè)/共68頁(yè)片選端常有效第36頁(yè)/共68頁(yè)片選端常有效（續(xù)）第37頁(yè)/共68頁(yè) 譯碼和譯碼器 譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過(guò)程 譯碼電路更多的是采用集成譯碼器l 常用的2:4譯碼器74LS139l 常用的3:8譯碼器74LS138l 常用的4:16譯碼器74LS154第38頁(yè)/共68頁(yè) 全譯碼 所有的系統(tǒng)地址線(xiàn)均參與對(duì)存儲(chǔ)單元的譯碼尋址 包括低位地址線(xiàn)對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線(xiàn)對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼） 采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù) 譯碼電路可能比較復(fù)雜、連線(xiàn)也較多第39頁(yè)/共68頁(yè)全譯碼示例A15

14、 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范圍A12A0A19A18A17A16A15A14 A13第40頁(yè)/共68頁(yè) 局部譯碼 只有部分（高位）地址線(xiàn)參與對(duì)存儲(chǔ)芯片的譯碼 每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址 可簡(jiǎn)化譯碼電路的設(shè)計(jì) 但系統(tǒng)的部分地址空間將被浪費(fèi)第41頁(yè)/共68頁(yè)局部譯碼示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECE

15、CECEY0Y1Y2Y3A19 A15A14 A12A11A0一個(gè)可用地址一個(gè)可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH第42頁(yè)/共68頁(yè) 線(xiàn)選譯碼 只用少數(shù)幾根高位地址線(xiàn)進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組） 雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi) 必然會(huì)出現(xiàn)地址重復(fù) 一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元 多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用第43頁(yè)/共68頁(yè)線(xiàn)選譯碼示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A

16、14 A13A12A0一個(gè)可用地址一個(gè)可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切記： A14 A1300的情況不能出現(xiàn)00000H01FFFH的地址不可使用第44頁(yè)/共68頁(yè)4.存儲(chǔ)芯片的讀寫(xiě)控制 芯片OE與系統(tǒng)的讀命令線(xiàn)相連 當(dāng)芯片被選中、且讀命令有效時(shí)，存儲(chǔ)芯片將開(kāi)放并驅(qū)動(dòng)數(shù)據(jù)到總線(xiàn) 芯片WE與系統(tǒng)的寫(xiě)命令線(xiàn)相連 當(dāng)芯片被選中、且寫(xiě)命令有效時(shí)，允許總線(xiàn)數(shù)據(jù)寫(xiě)入存儲(chǔ)芯片第45頁(yè)/共68頁(yè)二、存儲(chǔ)芯片與CPU的配合 存儲(chǔ)芯片與CPU總線(xiàn)的連接，還有兩個(gè)很重要的問(wèn)題： CPU的總線(xiàn)負(fù)載能力 CPU能否帶動(dòng)總線(xiàn)上包括存儲(chǔ)器在內(nèi)的連接器件 存儲(chǔ)

17、芯片與CPU總線(xiàn)時(shí)序的配合 CPU能否與存儲(chǔ)器的存取速度相配合第46頁(yè)/共68頁(yè)舉例：全譯碼法字?jǐn)U展第47頁(yè)/共68頁(yè)舉例：局部譯碼法字?jǐn)U展第48頁(yè)/共68頁(yè) A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A9A0 D7D0 A9A0 CS OE 2114 WE D7D0 A13 A12 A11 A10 A9A0 D7D0 WE RD 舉例：線(xiàn)選法A15 A14 A13 A12 A11 A10地址分布0 0 1 1 1 0第一組： 380

18、0H3BFFH0 0 1 1 0 1第二組： 3400H07FFH0 0 1 0 1 1第三組： 2C00H2FFFH0 0 0 1 1 1第四組： 1C00H1FFFH第49頁(yè)/共68頁(yè)舉例：字位全擴(kuò)展第50頁(yè)/共68頁(yè)舉例：只讀存儲(chǔ)器的擴(kuò)展第51頁(yè)/共68頁(yè)舉例v某微機(jī)系統(tǒng)需擴(kuò)展內(nèi)存RAM32KB，擴(kuò)充的內(nèi)存空間為10000H開(kāi)始的連續(xù)存儲(chǔ)區(qū)，存儲(chǔ)芯片采用16K8的RAM芯片，CPU為8086，下圖是未完成的存儲(chǔ)器結(jié)構(gòu)連接圖。（1）試根據(jù)要求補(bǔ)充完成存儲(chǔ)器結(jié)構(gòu)的連接圖。（2）寫(xiě)出各片RAM的所在地址空間。第52頁(yè)/共68頁(yè)舉例v 某微機(jī)系統(tǒng)中，CPU和EPROM的連接如圖所示，求此存儲(chǔ)芯片

19、的存儲(chǔ)容量及地址空間范圍。第53頁(yè)/共68頁(yè)舉例用8片2114（1K4）的RAM構(gòu)成4K8位的存儲(chǔ)器，并和8位的微處理器連接，如圖所示。試求：（1）4KB RAM的地址范圍。（2）存儲(chǔ)器有無(wú)重疊區(qū)？為什么？第54頁(yè)/共68頁(yè)思考題v若由1K1位的RAM芯片組成一個(gè)容量為8K字（16位）的存儲(chǔ)器時(shí)，需要該芯片數(shù)為 。A)128片 B)256片 C)64片 D)32片答案：A第55頁(yè)/共68頁(yè)思考題v使用256KB4的存儲(chǔ)器芯片組成1MB的存儲(chǔ)器系統(tǒng)，其地址線(xiàn)至少需要 。A)20條 B)16條 C)24條 D)12條 答案：A第56頁(yè)/共68頁(yè)思考題存儲(chǔ)器和CPU之間連接時(shí)，應(yīng)考慮的問(wèn)題包括 。a.總線(xiàn)負(fù)載能力 b.時(shí)序配合c.地址分配 d.控制信號(hào)連接A)a,b,c B)a,b,d C)b,c,d D)a,b,c,d 答案：D第57頁(yè)/共68頁(yè)思考題 用下列芯片構(gòu)成8位64KB存儲(chǔ)器模塊，各需多少塊芯片?(1)4K8位 (2)16K4位(3)32K8位 (4)1K4位第58頁(yè)/共68頁(yè)第五節(jié) 外存儲(chǔ)器 本節(jié)請(qǐng)大家自學(xué)。第59頁(yè)/共68頁(yè)作 業(yè)P.14 28第60頁(yè)/共68頁(yè)補(bǔ)充：補(bǔ)充：某某PC機(jī)的地址譯碼器如圖所示，請(qǐng)回答以下機(jī)的地址譯碼器如圖所示，請(qǐng)回答以下問(wèn)題