河南理工大學(xué)數(shù)電復(fù)習(xí)提綱

1、第一章第一章用用0和和1可以組成二進(jìn)制數(shù)表示是數(shù)量的大小，也可以表示對可以組成二進(jìn)制數(shù)表示是數(shù)量的大小，也可以表示對立的兩種邏輯狀態(tài)。數(shù)字系統(tǒng)中常用立的兩種邏輯狀態(tài)。數(shù)字系統(tǒng)中常用二進(jìn)制數(shù)二進(jìn)制數(shù)來表示數(shù)值。來表示數(shù)值。任意一種格式的數(shù)可以在二進(jìn)制、八進(jìn)制、十進(jìn)制、十六進(jìn)任意一種格式的數(shù)可以在二進(jìn)制、八進(jìn)制、十進(jìn)制、十六進(jìn)制制之間轉(zhuǎn)換之間轉(zhuǎn)換。二進(jìn)制數(shù)有加、減、乘、除四種運(yùn)算，加法是各種運(yùn)算的基二進(jìn)制數(shù)有加、減、乘、除四種運(yùn)算，加法是各種運(yùn)算的基礎(chǔ)。礎(chǔ)。特殊特殊二進(jìn)制碼二進(jìn)制碼常用來表示十進(jìn)制數(shù)。如常用來表示十進(jìn)制數(shù)。如8421碼碼、2421碼、碼、5421碼、余三碼、余三碼循環(huán)碼、格雷碼等。

2、碼、余三碼、余三碼循環(huán)碼、格雷碼等。 與、或、非是邏輯運(yùn)算中的三種基本運(yùn)算與、或、非是邏輯運(yùn)算中的三種基本運(yùn)算。數(shù)字邏輯是計(jì)。數(shù)字邏輯是計(jì)算機(jī)的基礎(chǔ)。邏輯函數(shù)的描述方法有算機(jī)的基礎(chǔ)。邏輯函數(shù)的描述方法有真值表、邏輯函數(shù)表達(dá)式、真值表、邏輯函數(shù)表達(dá)式、邏輯圖、波形圖和卡諾圖邏輯圖、波形圖和卡諾圖等。等。2021-11-192第二章第二章:1 1 邏輯代數(shù)定義，基本運(yùn)算符號和運(yùn)算規(guī)則。邏輯代數(shù)定義，基本運(yùn)算符號和運(yùn)算規(guī)則。2 2 邏輯代數(shù)的基本定律和代數(shù)化簡方法。邏輯代數(shù)的基本定律和代數(shù)化簡方法。3 3 最小項(xiàng)的定義，卡諾圖的構(gòu)成。最小項(xiàng)的定義，卡諾圖的構(gòu)成。4 4 熟練掌握卡諾圖，利用卡諾圖化簡

3、邏輯函數(shù)。熟練掌握卡諾圖，利用卡諾圖化簡邏輯函數(shù)。1. 在數(shù)字電路中，半導(dǎo)體二極管、三極管一般都工作在開關(guān)狀態(tài)，即工作在數(shù)字電路中，半導(dǎo)體二極管、三極管一般都工作在開關(guān)狀態(tài)，即工作于導(dǎo)通（飽和）和截止兩個對立的狀態(tài)，來表示邏輯于導(dǎo)通（飽和）和截止兩個對立的狀態(tài)，來表示邏輯1和邏輯和邏輯0。2目前普遍使用的數(shù)字集成電路主要有兩大類，一類由目前普遍使用的數(shù)字集成電路主要有兩大類，一類由NPN型三極管組成，型三極管組成，簡稱簡稱TTL集成電路；另一類由集成電路；另一類由MOSFET構(gòu)成，簡稱構(gòu)成，簡稱MOS集成電路。集成電路。4TTL集成邏輯門電路的輸入級采用多發(fā)射極三級管、輸出級采用推挽式集成邏輯

4、門電路的輸入級采用多發(fā)射極三級管、輸出級采用推挽式結(jié)構(gòu)，這不僅提高了門電路的開關(guān)速度，也使電路有較強(qiáng)的驅(qū)動負(fù)載的能結(jié)構(gòu)，這不僅提高了門電路的開關(guān)速度，也使電路有較強(qiáng)的驅(qū)動負(fù)載的能力。力。5在在TTL系列中，還有集電極開路門和三態(tài)門，它們能夠?qū)崿F(xiàn)線與，還可系列中，還有集電極開路門和三態(tài)門，它們能夠?qū)崿F(xiàn)線與，還可用來驅(qū)動需要一定功率的負(fù)載。三態(tài)門還可用來實(shí)現(xiàn)總線結(jié)構(gòu)。用來驅(qū)動需要一定功率的負(fù)載。三態(tài)門還可用來實(shí)現(xiàn)總線結(jié)構(gòu)。 6MOS集成電路與集成電路與TTL門電路相比，它的優(yōu)點(diǎn)是功耗低，扇出數(shù)大門電路相比，它的優(yōu)點(diǎn)是功耗低，扇出數(shù)大(指帶同指帶同類門負(fù)載類門負(fù)載)，噪聲容限大，開關(guān)速度與，噪聲容限

5、大，開關(guān)速度與TTL接近。接近。7為了更好地使用數(shù)字集成芯片，應(yīng)熟悉為了更好地使用數(shù)字集成芯片，應(yīng)熟悉TTL和和CMOS各個系列產(chǎn)品的外部各個系列產(chǎn)品的外部電氣特性及主要參數(shù)，還應(yīng)能正確處理多余輸入端，能正確解決不同類型電氣特性及主要參數(shù)，還應(yīng)能正確處理多余輸入端，能正確解決不同類型電路間的接口問題。電路間的接口問題。 8.CMOS各種邏輯門的結(jié)構(gòu)特點(diǎn)各種邏輯門的結(jié)構(gòu)特點(diǎn)第三章第三章: 第四章第四章 1組合邏輯電路的組合邏輯電路的分析步驟分析步驟為：寫出各輸出端的邏輯表為：寫出各輸出端的邏輯表達(dá)式達(dá)式化簡和變換邏輯表達(dá)式化簡和變換邏輯表達(dá)式列出真值表列出真值表確定功能。確定功能。 2組合邏輯電

6、路的組合邏輯電路的設(shè)計(jì)步驟設(shè)計(jì)步驟為：根據(jù)設(shè)計(jì)求列出真值表為：根據(jù)設(shè)計(jì)求列出真值表寫出邏輯表達(dá)式寫出邏輯表達(dá)式(或填寫卡諾圖或填寫卡諾圖) 邏輯化簡和變換邏輯化簡和變換畫畫出邏輯圖。出邏輯圖。 3常用的中規(guī)模組合邏輯器件常用的中規(guī)模組合邏輯器件:編碼器編碼器、譯碼器譯碼器（74138）、數(shù)據(jù)選擇器（數(shù)據(jù)選擇器（74151）、數(shù)值比較器、加法器、數(shù)值比較器、加法器等。它們輸入端與輸出端的關(guān)系，以及實(shí)現(xiàn)邏輯函數(shù)。等。它們輸入端與輸出端的關(guān)系，以及實(shí)現(xiàn)邏輯函數(shù)。 4用用MSI芯片設(shè)計(jì)最簡單和最常用的方法是，芯片設(shè)計(jì)最簡單和最常用的方法是，用數(shù)據(jù)選擇用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路器設(shè)計(jì)組合邏輯電路多多輸

7、入、單輸出的邏輯函數(shù)；用二進(jìn)輸入、單輸出的邏輯函數(shù)；用二進(jìn)制譯碼器設(shè)計(jì)多輸入、多輸出的邏輯函數(shù)。制譯碼器設(shè)計(jì)多輸入、多輸出的邏輯函數(shù)。鎖存器和觸發(fā)器都是構(gòu)成時序電路的基本邏輯單元。每個鎖存器或觸發(fā)器都能存儲1位二值信息。 鎖存器是對脈沖電平敏感的電路，它們在一定電平作用下改變狀態(tài)。觸發(fā)器是對時鐘脈沖邊沿敏感的電路，它們在時鐘脈沖的上升沿或下降沿作用下改變狀態(tài)。觸發(fā)器按邏輯功能分類有D觸發(fā)器、JK觸發(fā)器、T（T）觸發(fā)器和SR觸發(fā)器。它們的功能可用特性表、特性方程和狀態(tài)圖來描述。第五章時序電路的分析，列出各邏輯方程組、列出狀態(tài)表、畫出狀態(tài)圖和時序圖，得到電路的邏輯功能。時序電路的設(shè)計(jì)，根據(jù)邏輯功能，導(dǎo)出原始狀態(tài)圖或原始狀態(tài)表，進(jìn)行狀態(tài)化簡，對狀態(tài)進(jìn)行編碼，根據(jù)狀態(tài)表導(dǎo)出激勵方程組和輸出方程組，畫出邏輯圖。第六章：時序邏輯電路一般由組合電路和存儲電路兩部分構(gòu)成。任一時刻的輸出不僅是當(dāng)前輸入信號的函數(shù)，而且還與電路原來的狀態(tài)有關(guān)。時序電路可分為同步和異步。邏輯方程組、狀態(tài)表、狀態(tài)圖和時序圖是分析和設(shè)計(jì)時序電路的主要依據(jù)和手段。典型的時序邏輯集成電路：寄存器和移位寄存器；計(jì)數(shù)器（74161）異步清零端和同步置數(shù)端的作用。1、正