數(shù)電講座-可編程邏輯器件(PLD)ppt課件

1、1 概述概述2 現(xiàn)場(chǎng)可編程邏輯陣列現(xiàn)場(chǎng)可編程邏輯陣列FPLA3 可編程陣列邏輯可編程陣列邏輯PAL4 通用陣列邏輯通用陣列邏輯GAL可編程邏輯器件可編程邏輯器件(PLD)課件課件1 概述概述(1)一、數(shù)字系統(tǒng)的實(shí)現(xiàn)方法：一、數(shù)字系統(tǒng)的實(shí)現(xiàn)方法：通用型通用型SSI、MSI、LSI-模塊化設(shè)計(jì)方模塊化設(shè)計(jì)方法法公用集成電路公用集成電路ASIC能把所設(shè)計(jì)能把所設(shè)計(jì)的數(shù)字系統(tǒng)做成一片大規(guī)模集成電路，體的數(shù)字系統(tǒng)做成一片大規(guī)模集成電路，體積小、分量輕、功耗低，可靠性高。積小、分量輕、功耗低，可靠性高。可編程邏輯器件可編程邏輯器件PLD二、二、PLD的分類的分類按集成度按集成度700門門/片：低密度片：低

2、密度PLD和高和高密度密度PLD。低密度低密度PLD：FPLA、PAL和和GAL高密度高密度PLD：CPLD和和FPGA8.1 概述概述(2)三、三、PLD的普通構(gòu)造的普通構(gòu)造 輸入項(xiàng) 乘積項(xiàng) 或項(xiàng)輸入電路 與 陣 列 或 陣 列輸出電路8.1 概述概述(3)表一表一 四種四種PLD 電路的構(gòu)造特點(diǎn)電路的構(gòu)造特點(diǎn) 類 型 與 陣 列 或 陣 列 輸 出 方 式PROM固 定可編程TS, OCFPLA可編程可編程TS, OC， H, LPAL可編程固 定TS, I/O, 寄存器 GAL可編程固 定可編程8.1 概述概述(4)四、四、PLD電路慣用畫法電路慣用畫法PLD的互補(bǔ)輸出緩沖器的互補(bǔ)輸出緩

3、沖器8.1 概述概述(5)PLD的三態(tài)輸出緩沖圖的三態(tài)輸出緩沖圖PLD的與門表示法的與門表示法PLD的或門表示法的或門表示法PLD的與門缺省的與門缺省表示法表示法8.1 概述概述(6)2 *現(xiàn)場(chǎng)可編程邏輯陣列現(xiàn)場(chǎng)可編程邏輯陣列FPLA(1) 現(xiàn)場(chǎng)可編程邏輯陣列FPLA由可編程的與邏輯陣列和可編程的或邏輯陣列以及輸出緩沖器組成一、FPLA與ROM的比較1電路構(gòu)造極為類似，都是由一個(gè)與邏輯陣列、一個(gè)或邏輯陣列和輸出緩沖器組成。2ROM的與邏輯陣列是固定的，而FPLA 的與邏輯陣列是可編程的。3ROM 的與邏輯陣列將輸入變量的全部最小項(xiàng)都譯出了，而FPLA 的與邏輯陣列只產(chǎn)生所需求的少得多的乘積項(xiàng)。

4、ROM的根本構(gòu)造FPLA的根本構(gòu)造8.2 *現(xiàn)場(chǎng)可編程邏輯陣列現(xiàn)場(chǎng)可編程邏輯陣列FPLA(2)3 可編程陣列邏輯可編程陣列邏輯PAL(1) 一、一、PAL的特的特點(diǎn)點(diǎn) PAL器件由可器件由可編程的與邏輯陣編程的與邏輯陣列、固定的或邏列、固定的或邏輯陣列和輸出電輯陣列和輸出電路三部分組成。路三部分組成。它采用雙極型工它采用雙極型工藝制造，熔絲編藝制造，熔絲編程方式。程方式。 二、二、PAL的根本電路構(gòu)造的根本電路構(gòu)造 三、PAL的五種輸出電路構(gòu)造1) 公用輸出構(gòu)造 a. 其輸出端是一個(gè)與或門、與或非門或者是互補(bǔ)輸出構(gòu)造； b. 其共同特點(diǎn)是一切設(shè)置的輸出端只能用作輸出運(yùn)用； c. 該構(gòu)造的PAL

5、器件只能用來(lái)產(chǎn)生組合邏輯函數(shù)。 8.3 可編程陣列邏輯可編程陣列邏輯PAL(2)2) 可編程輸入可編程輸入/輸出構(gòu)造輸出構(gòu)造 輸出端是一個(gè)具有可編程控制端的三態(tài)輸出端是一個(gè)具有可編程控制端的三態(tài)緩沖器，控制端由與邏輯陣列的一個(gè)乘積項(xiàng)緩沖器，控制端由與邏輯陣列的一個(gè)乘積項(xiàng)給出。同時(shí)。輸出端有經(jīng)過(guò)一個(gè)互補(bǔ)輸出的給出。同時(shí)。輸出端有經(jīng)過(guò)一個(gè)互補(bǔ)輸出的緩沖器反響回與邏輯陣列。緩沖器反響回與邏輯陣列。 8.3 可編程陣列邏輯可編程陣列邏輯PAL(3)3) 存放器輸出構(gòu)造存放器輸出構(gòu)造 a.該構(gòu)造在輸出三態(tài)緩沖器和與該構(gòu)造在輸出三態(tài)緩沖器和與-或邏輯陣列或邏輯陣列的輸出之間串進(jìn)了由的輸出之間串進(jìn)了由D觸發(fā)

6、器組成的存放器。觸發(fā)器組成的存放器。同時(shí)，觸發(fā)器的形狀又經(jīng)過(guò)互補(bǔ)輸出的緩沖器同時(shí)，觸發(fā)器的形狀又經(jīng)過(guò)互補(bǔ)輸出的緩沖器反響回與邏輯陣列的輸入端。反響回與邏輯陣列的輸入端。 b.該構(gòu)造不僅可以存儲(chǔ)與或邏輯陣列的輸出該構(gòu)造不僅可以存儲(chǔ)與或邏輯陣列的輸出的形狀，而且能很方便的組成各種時(shí)序邏輯電的形狀，而且能很方便的組成各種時(shí)序邏輯電路。路。8.3 可編程陣列邏輯可編程陣列邏輯PAL(4) 四、PAL的運(yùn)用8.3 可編程陣列邏輯可編程陣列邏輯PAL(5)五、五、PAL器件運(yùn)用時(shí)的優(yōu)缺陷器件運(yùn)用時(shí)的優(yōu)缺陷PAL選定芯片型號(hào)后，其輸出構(gòu)培育選定選定芯片型號(hào)后，其輸出構(gòu)培育選定PAL有有20多種不同的型號(hào)可供

7、用戶運(yùn)用多種不同的型號(hào)可供用戶運(yùn)用PAL器件的出現(xiàn)為數(shù)字電路的研制任務(wù)和小批器件的出現(xiàn)為數(shù)字電路的研制任務(wù)和小批量產(chǎn)品的消費(fèi)提供了很大的方便量產(chǎn)品的消費(fèi)提供了很大的方便PAL采用的是雙極型熔絲工藝，只能一次性編采用的是雙極型熔絲工藝，只能一次性編程程PAL輸出方式是固定的，不能重新組態(tài)，因此輸出方式是固定的，不能重新組態(tài)，因此編程靈敏性較差。編程靈敏性較差。8.3 可編程陣列邏輯可編程陣列邏輯PAL(6)4 通用陣列邏輯通用陣列邏輯GAL(1) 一、GAL的特點(diǎn)1、GAL采用電可擦除的CMOSE2CMOS工藝制造，可反復(fù)多次編程2、GAL采用可編程的輸出邏輯宏單元OLMCOutput Logi

8、c Macro Cell，輸出組態(tài)靈敏，具有很強(qiáng)的通用性3、 GAL具有加密功能二、二、GAL的電路構(gòu)造的電路構(gòu)造8.4 通用陣列邏輯通用陣列邏輯GAL(2)1 1、常用的、常用的GALGAL器件有器件有GAL16V8GAL16V8和和GAL22V10GAL22V10兩種系列，它兩種系列，它們的構(gòu)造根本一樣們的構(gòu)造根本一樣2 2、GAL16V8GAL16V8有一個(gè)有一個(gè)3232* *6464位的可編程與邏輯陣列位的可編程與邏輯陣列3 3、 GAL16V8 GAL16V8有有8 8個(gè)輸出邏輯宏單元個(gè)輸出邏輯宏單元(OLMC)(OLMC)4 4、1010個(gè)輸入緩沖器，個(gè)輸入緩沖器，8 8個(gè)三態(tài)輸出

9、緩沖器和個(gè)三態(tài)輸出緩沖器和8 8個(gè)反響個(gè)反響/ /輸輸入緩沖器入緩沖器5 5、3232列表示有列表示有1616個(gè)輸入變量，個(gè)輸入變量，6464行表示有行表示有6464個(gè)乘積項(xiàng)，個(gè)乘積項(xiàng)，共有共有20482048個(gè)可編程點(diǎn)個(gè)可編程點(diǎn)6 6、組成、組成“或邏輯陣列的或邏輯陣列的8 8個(gè)或門分別包含于個(gè)或門分別包含于8 8個(gè)個(gè)OLMCOLMC中，每一個(gè)中，每一個(gè)OLMCOLMC固定銜接固定銜接8 8個(gè)乘積項(xiàng)，不可編程個(gè)乘積項(xiàng)，不可編程8.4 通用陣列邏輯通用陣列邏輯GAL(3) 三、三、GALGAL的輸出邏輯宏單元的輸出邏輯宏單元OLMCOLMC 8.4 通用陣列邏輯通用陣列邏輯GAL(4) 1、O

10、LMC中的或門完成或操作，有8個(gè)輸入端，固定接納來(lái)自“與邏輯陣列的輸出，或門輸出端只能實(shí)現(xiàn)不大于8個(gè)乘積項(xiàng)的與-或邏輯函數(shù)2、或門的輸出信號(hào)送到一個(gè)受XORn)信號(hào)控制的異或門，完成極性選擇，當(dāng)XORn)=0時(shí)，異或門輸出與輸入或門輸出同相，當(dāng)XORn=1時(shí)，異或門輸出與輸入反相3、OLMC中的四個(gè)多路選擇器分別是輸出數(shù)據(jù)選擇器OMUX、乘積項(xiàng)數(shù)據(jù)選擇器PTMUX、三態(tài)數(shù)據(jù)選擇器TSMUX和反響數(shù)據(jù)選擇器FMUX，它們?cè)诳刂菩盘?hào)AC0和AC1n的作用下，可實(shí)現(xiàn)不同的輸出電路構(gòu)造方式。 8.4 通用陣列邏輯通用陣列邏輯GAL(5) 四、四、OLMCOLMC的五種任務(wù)方式的五種任務(wù)方式 OLMCO

11、LMC在在SYNSYN，AC(0)AC(0)，AC1(n)AC1(n)的控制下，可以重新組態(tài)，的控制下，可以重新組態(tài)，即可以任務(wù)在五種不同方式下：即可以任務(wù)在五種不同方式下：公用輸入方式公用輸入方式公用組合輸出方式公用組合輸出方式帶反響的組合輸出方式帶反響的組合輸出方式時(shí)序邏輯的組合輸出方式時(shí)序邏輯的組合輸出方式存放器輸出方式存放器輸出方式SYNSYN為為0 0或或1 1用以決議被組態(tài)的用以決議被組態(tài)的OLMCOLMC是時(shí)序或組合邏輯電是時(shí)序或組合邏輯電路，路，AC(0)AC(0)，AC1(n)AC1(n)用以控制用以控制OLMCOLMC的電路構(gòu)造，的電路構(gòu)造，AC(0)AC(0)是所用是所用

12、OLMCOLMC共用的，而共用的，而AC1AC1n n那么是每那么是每OLMCOLMC個(gè)單獨(dú)個(gè)單獨(dú)具有的。具有的。8.4 通用陣列邏輯通用陣列邏輯GAL(6)1SYN=1，AC0=0，AC1(n)=1時(shí)，OLMCn的電路構(gòu)造為公用輸入方式，是組合邏輯電路。此時(shí)，引腳1和11可作普通數(shù)據(jù)輸入端運(yùn)用，輸出三態(tài)緩沖器為制止態(tài)而使相應(yīng)的I/O端不能作輸出只能作輸入端運(yùn)用，并且該輸入信號(hào)需經(jīng)鄰級(jí)OLMC的FMUX反響回“與邏輯陣列輸入。需求留意的是，由GAL16V8的構(gòu)造圖可見，OLMC15和OLMC16因無(wú)FMUX相連，故不能作公用輸入方式，即101方式。8.4 通用陣列邏輯通用陣列邏輯GAL(7)2

13、SYN=1，AC0=0，AC1(n)=0時(shí)，OLMCn的電路構(gòu)造為公用組合輸出方式，是組合邏輯電路。此時(shí)，引腳1和11可作普通數(shù)據(jù)輸入端運(yùn)用，輸出三態(tài)緩沖器處于任務(wù)形狀，輸出一直允許，異或門的輸出經(jīng)OMUX送到三態(tài)緩沖器。由于三態(tài)緩沖器是一個(gè)反相器，所以XORn)=0時(shí)輸出的組合邏輯函數(shù)為低電平有效，當(dāng)XORn)=1時(shí)為高電平有效。當(dāng)相鄰OLMC的AC1m)也為0時(shí)，F(xiàn)MUX接地，沒有反響信號(hào)，相應(yīng)的I/O端只能作純組合輸出而不能作反響輸入運(yùn)用。8.4 通用陣列邏輯通用陣列邏輯GAL(8)3) SYN=1，AC0=1，AC1(n)=1時(shí)，OLMCn的電路構(gòu)造為帶反響的組合輸出方式。引腳1和11

14、可作普通數(shù)據(jù)輸入端運(yùn)用，輸出三態(tài)緩沖器由第一乘積項(xiàng)控制，并且三態(tài)緩沖器的輸出信號(hào)又反響回“與邏輯陣列的輸入。在111方式下，只需有一個(gè)OLMC任務(wù)在111方式，那么8個(gè)OLMC必然全任務(wù)在111方式；圖8-17中所示的OLMC19和OLMC12，為維持與PAL器件JEDEC熔絲圖的完全兼容，要用 替代AC0，用SYN替代AC1n)，故OLMC19和OLMC12的輸出不能反響回“與邏輯陣列。SYN8.4 通用陣列邏輯通用陣列邏輯GAL(9)4SYN=0，AC0=1，AC1(n)=0時(shí)，OLMCn的電路構(gòu)造為存放器輸出方式，是時(shí)序邏輯電路。引腳1是時(shí)鐘信號(hào)CK輸入端，引腳11是公共三態(tài)控制信號(hào)的輸

15、入端；異或門的輸出送D觸發(fā)器存放，D觸發(fā)器的Q端輸出，送到三態(tài)輸出緩沖器，同時(shí) 端經(jīng)FMUX反響回“與邏輯陣列輸入，三態(tài)輸入緩沖器由11腳外加的 信號(hào)控制，一切8個(gè)都可任務(wù)在此存放器輸入的010方式下。OEQ8.4 通用陣列邏輯通用陣列邏輯GAL(10)5 5SYN=0SYN=0，ACAC0 0=1=1，AC1(n)=1AC1(n)=1時(shí)，時(shí)，OLMCOLMCn n的電路構(gòu)造為的電路構(gòu)造為時(shí)序邏輯的組合輸出方式。此時(shí)，異或門的輸出直接送往輸出時(shí)序邏輯的組合輸出方式。此時(shí)，異或門的輸出直接送往輸出三態(tài)緩沖器，輸出三態(tài)緩沖器由第一乘積項(xiàng)控制，而三態(tài)緩沖器，輸出三態(tài)緩沖器由第一乘積項(xiàng)控制，而I/OI

16、/On n信號(hào)經(jīng)信號(hào)經(jīng)FMUXFMUX反響回反響回“與邏輯陣列。須留意的是，任務(wù)在與邏輯陣列。須留意的是，任務(wù)在011011方式的方式的OLMCOLMC不能單獨(dú)存在，必需和存放器輸出的不能單獨(dú)存在，必需和存放器輸出的010010方式的方式的OLMCOLMC共存于一片共存于一片GALGAL芯片中，也就是說(shuō)，任務(wù)在芯片中，也就是說(shuō)，任務(wù)在011011方式的方式的OLMCOLMC是時(shí)序邏輯電路中的組合邏輯部分，此時(shí)是時(shí)序邏輯電路中的組合邏輯部分，此時(shí)1 1腳仍是時(shí)鐘信號(hào)腳仍是時(shí)鐘信號(hào)CKCK輸入端，輸入端，1111腳也是公共三態(tài)控制信號(hào)輸入端腳也是公共三態(tài)控制信號(hào)輸入端 ，但，但CKCK和和 是是供

17、應(yīng)其他任務(wù)在供應(yīng)其他任務(wù)在010010方式下的方式下的OLMCOLMC運(yùn)用的。運(yùn)用的。OEOE8.4 通用陣列邏輯通用陣列邏輯GAL(12)8.4 通用陣列邏輯通用陣列邏輯GAL(13)與邏輯陣列與邏輯陣列與邏輯陣列與邏輯陣列電子標(biāo)簽電子標(biāo)簽電子標(biāo)簽電子標(biāo)簽保管地址空間保管地址空間構(gòu)造控制字構(gòu)造控制字.整體擦除整體擦除保管保管加密單元加密單元行行地地址址0313233596061626382位63 0五、五、GAL的編程的編程8.4 通用陣列邏輯通用陣列邏輯GAL(14)32位乘位乘積項(xiàng)禁積項(xiàng)禁止止 4位位XOR(n) 1位位 SYN 8位位AC1(n) 1位位 AC0 4位位XOR(n)32

18、位乘位乘積項(xiàng)禁積項(xiàng)禁止止PT63-PT32 12-15 12-19 16-19 PT31-PT0構(gòu)造控制字構(gòu)造控制字(82位位)六、其他類型的可編程邏輯器件六、其他類型的可編程邏輯器件1 1EPLDEPLD和和CPLDCPLD是從是從PALPAL、GALGAL開展起來(lái)的陣列型高密度開展起來(lái)的陣列型高密度PLDPLD器件，它們大多數(shù)采用了器件，它們大多數(shù)采用了CMOS EPROMCMOS EPROM、E2PROME2PROM和快和快速閃存儲(chǔ)器等編程技術(shù)，具有高密度、高速度和低功耗速閃存儲(chǔ)器等編程技術(shù)，具有高密度、高速度和低功耗等特點(diǎn)。它們至少包含三種構(gòu)造：可編程邏輯宏單元、等特點(diǎn)。它們至少包含三種構(gòu)造：可編程邏輯宏單元、可編程可編程I/OI/O單元、可編程內(nèi)部連線。單元、可編程內(nèi)部連線。8.4 通用陣