5.4封裝中的串?dāng)_分析實(shí)例

1、5.4 封裝中的串?dāng)_分析實(shí)例本例子將演示如何使用siwave 對(duì)一個(gè)四層板封裝結(jié)構(gòu)進(jìn)行s參數(shù)仿真，我們將會(huì)了解到：使用自動(dòng)端口生成來(lái)創(chuàng)建端口，s參數(shù)的計(jì)算，在ansoft designer里用 touchstone 文件仿真串?dāng)_，差分s 參數(shù)計(jì)算，全波spice 子電路輸出， rlgc 子電路輸出。1運(yùn)行 siwave （1）單擊 start 按鈕，選擇programs ansoft siwave 6，單擊運(yùn)行siwave。（2）選擇菜單項(xiàng)fileopen，選中文件siwave pkg syz analysis.siw，單擊 open 按鈕打開項(xiàng)目文件，如圖5.137 所示。圖 5.137 項(xiàng)

2、目設(shè)計(jì)實(shí)例2確認(rèn)檢查在用 siwave 首次打開任何設(shè)計(jì)文件時(shí)，最好先做一次確認(rèn)檢查。確認(rèn)檢查主要檢查：自相交多邊形、未連接的節(jié)點(diǎn)、重疊節(jié)點(diǎn)以及帶重復(fù)過孔的節(jié)點(diǎn)。選擇 toolsvalidation check ，單擊 ok 按鈕開始確認(rèn)檢查。本例中沒有布局布線和drc的相關(guān)問題，單擊ok 按鈕。3設(shè)置仿真全局選項(xiàng)選擇菜單項(xiàng)simulation options，并進(jìn)行如下設(shè)置，如圖5.138 所示。plane void meshing （平面區(qū)域網(wǎng)格化） ：automatically determine which voids to mesh。mesh refinement （網(wǎng)格細(xì)化）：au

3、tomatic 。multiprocessing 選項(xiàng)，如果有siwave 多處理器license，可設(shè)置cpu 數(shù)目。multiprocessing 選項(xiàng)， 如果有 hpc pack或 hpc pool license 的話， 將 use hpc licensing設(shè)置為 hpc pack 或 hpc pool。選中 ignore nets named dummy or unused during simulation復(fù)選框。選中 perform erc during simulation setup復(fù)選框。單擊 ok 按鈕。圖 5.138 仿真全局選項(xiàng)設(shè)置4在焊球信號(hào)節(jié)點(diǎn)上定義端口下面，我

4、們將使用自動(dòng)端口生成功能來(lái)創(chuàng)建端口p1：（1）選擇菜單項(xiàng)circuit elements generate on components，選擇器件名： bga （正端和參考端），如圖 5.139 所示。（2）選擇 part name：bga （正端和參考端） ，這表示我們將在bga 的管腳上進(jìn)行創(chuàng)建。（3）選擇 ref des：p1（正端和參考端） ，對(duì)于 pcb 板和疊層，同一類型器件可能會(huì)有多個(gè)，因此確保選擇正確的參考標(biāo)志符。（4）在 circuit element positive terminal列表中選擇part_free_init 。（5）在 circuit element refe

5、rence terminal 列表中選擇gnd 。（6）選中use nearest pin as reference pin復(fù)選框。（7）circuit element type （電路元件類型） ：port。（8）單擊create 按鈕，可以看到名為part_free_init_p1-d5的端口已經(jīng)在part_ free_init和 gnd 之間被創(chuàng)建。展開circuit elements 欄里的port，會(huì)看到part_free_ init_p1-d5 。串?dāng)_第 5 章圖 5.139 電路元件生成對(duì)話框注意： 默認(rèn)的端口命名為：_- （9）為了重新命名端口，從circuit element

6、s ports選擇part_free_init_p1-d5 。（10）單擊edit 按鈕， name 改為： p1，單擊 ok 按鈕。下面，我們使用自動(dòng)端口生成來(lái)創(chuàng)建端口p2：（1）選擇 circuit element positive terminal （電路元件正端） ：txd_12_0_dll_ltc。（2）選擇 circuit element reference terminal （電路元件參考端） ：gnd 。（3）選中use nearest pin as reference pin復(fù)選框。（4）circuit element type （電路元件類別） ：port。（5）單擊 cr

7、eate 按鈕，名為txd_12_0_dll_ltc _p1-c4的端口已經(jīng)被創(chuàng)建。（6）展開 circuit elements 欄里的 port，并選擇txd_12_0_dll_ltc _p1-c4。（7）單擊 edit， name 改為： p2，單擊 ok 按鈕，如圖5.140 所示。5在鍵合線的信號(hào)節(jié)點(diǎn)上定義端口下面，我們將在part_free_init上創(chuàng)建端口p3。（1）選擇 part name：die （正端和參考端） ，這意味著我們將在名為die 的部件的管腳上進(jìn)行創(chuàng)建。（2）選擇 reference designator：d1（正端和參考端） 。對(duì)于 pcb 板和疊層，同一類型

8、器件可能會(huì)有多個(gè)，因此確保選擇正確的參考標(biāo)志符。圖 5.140 生成 p1 和 p2端口（3）選擇 circuit element positive terminal （電路元件正端） ：part_free_init 。（4）選擇 circuit element reference terminal （電路元件參考端） ：gnd 。（5）選中 use nearest pin as reference pin復(fù)選框。（6）circuit element type （電路元件類別） ：port。（7）單擊 create 按鈕。（8）展開 circuit elements 欄里的 port，并選擇p

9、art_free_init_d1-290 。（9）單擊 edit 按鈕，并將name 改為： p3，單擊 ok 按鈕。使用自動(dòng)端口生成來(lái)創(chuàng)建端口p4：（1）選擇 circuit element positive terminal （電路元件正端） ：txd_12_0_dll_ltc。（2）選擇 circuit element reference terminal （電路元件參考端） ：gnd 。（3）選中 use nearest pin as reference pin復(fù)選框。（4）circuit element type （電路元件類別） ：port。（5）單擊 create 按鈕，名為tx

10、d_12_0_dll_ltc _d1-289的端口已經(jīng)被創(chuàng)建。（6）展開 circuit elements 欄里的 port，并選擇txd_12_0_dll_ltc _d1-289。（7）單擊 edit 按鈕，并將name 改為： p4，單擊 ok 按鈕。6端口驗(yàn)證選擇菜單項(xiàng)editcircuit element parameters ，單擊 port 標(biāo)簽，如圖5.141 所示。7圖形化查看端口（1）旋轉(zhuǎn)版圖至焊球朝上，并放大p1 和 p2 所在的區(qū)域，如圖5.142 所示。串?dāng)_第 5 章圖 5.141 電路元件屬性窗口圖 5.142 旋轉(zhuǎn)版圖并查看端口（2）關(guān)閉電路元件簡(jiǎn)單顯示：去掉勾選項(xiàng)

11、viewsimplify circuit elements。（3）打開端口名稱的顯示功能：選擇菜單項(xiàng)view circuit elements element namesports。（4）改變 gnd 節(jié)點(diǎn)的顏色從而易于識(shí)別負(fù)極參考管腳：?jiǎn)螕鬾ets 標(biāo)簽，并選中g(shù)nd ，右擊選擇change net color，從色板中選擇綠色，單擊ok 按鈕。8計(jì)算 s 參數(shù)（1）選擇菜單項(xiàng)simulation compute s-, y-, z-parameters，并進(jìn)行如下設(shè)置：start freq（初始頻率）/ hz：0 stop freq（截止頻率） / hz：10e9 num point （點(diǎn)

12、數(shù)）： 1001 distribution （分布）：linear sweep selection（掃描選擇）：interpolating sweep （2）單擊 ok 按鈕。（3）仿真完成后，選擇resultssyzsyz sweep 1 plot magnitude/phase ，打開報(bào)告編輯器。9在 siwave reporter 中創(chuàng)建新圖形（1）在 syz parameter plot 窗口，選中 (p1,p1)，(p1,p3)，(p2,p2)，(p2,p4)，并單擊 create plot in reporter 按鈕，可以得到part_free_init 和 txd_12_0_d

13、ll_ltc的插入損耗和回波損耗曲線，如圖5.143 所示。圖 5.143 插入損耗和回波損耗曲線（2）選擇菜單項(xiàng)fileexit ，單擊 yes 按鈕保存改變。（3）關(guān)閉該對(duì)話框。10計(jì)算差分s參數(shù)part_free_init 和 txd_12_0_dll_ltc并不是差分節(jié)點(diǎn)，但是這里假設(shè)它們?yōu)椴罘止?jié)點(diǎn)，從而演示如何獲得差分s參數(shù)。（1）設(shè)置差分節(jié)點(diǎn)：viewworkspacesdifferential 。diff pair name （差分對(duì)名稱） ：diff1 。+ net：在下拉菜單的末尾選擇part_free_init 。- net：從下拉菜單中選擇txd_12_0_dll_ltc

14、。選中 diff1 復(fù)選框。（2） 選擇 resultssyzsyz sweep 1compute differential s-parameters ， 單擊 compute diff. s matrix按鈕，計(jì)算得到的差分s 參數(shù)如圖5.144 所示。（3）關(guān)閉 differential s-parameter plot 對(duì)話框。11保存 siwave 項(xiàng)目文件選擇菜單項(xiàng)filesave as，file name（文件名）：bga_s-para，并單擊save按鈕。12導(dǎo)出 touchstone文件（1）選擇菜單項(xiàng)resultssyzsyz sweep 1 export to toucht

15、one(r) file ，文件名為：bga_s-para，單擊 save 按鈕。（ 2）單擊ok按鈕，確認(rèn)renormalize solution阻抗采用50 。 touchstone 文件串?dāng)_第 5 章bga_s-para.s4p 將在工作目錄下被創(chuàng)建。圖 5.144 差分 s 參數(shù)曲線13創(chuàng)建全波spice 子電路（1）選擇菜單項(xiàng) resultssyzsyz sweep 1compute fws sub-circuit，如圖 5.145所示。圖 5.145 計(jì)算全波 spice 子電路（2）file name（文件名）：bga_nets，該文件默認(rèn)保存在project 的路徑下。（3）選擇

16、 full wave spice subcircuit format （全波 spice 子電路形式）中的hspice。（4）選擇 use common ground for spice output （為 spice 輸出使用公共地）復(fù)選框。（5）單擊 ok 按鈕。 hspice 子電路 bga_nets.sp 將被創(chuàng)建在project 路徑下。14創(chuàng)建集總rlgc 子電路（1）選擇菜單項(xiàng)resultssyzsyz sweep 1 compute rlcg sub-circuit 。（2）compute rlgc parameter 項(xiàng)選擇頻率為2.000e+07hz（或是列表中最近的頻率）

17、。（3）單擊 auto assign source/sink terminals 按鈕。（4）選中列表中的所有項(xiàng)目，單擊 compute rlgc matrices 按鈕，會(huì)自動(dòng)出現(xiàn)一個(gè)窗口，如圖 5.146 所示。圖 5.146 計(jì)算 rlgc 子電路（5）單擊相應(yīng)的選項(xiàng)，查看r, l, g, c 矩陣。（6）單擊 export rlgc subcircuit 按鈕，創(chuàng)建rlgc 子電路。subcircuit format （子電路形式） ：hspice 。output file name （輸出文件名） ：bga_nets_lumped。number of lumps （集總元件數(shù)） ：5

18、。（7）單擊 ok 按鈕，集總電路bga_nets_lumped.sp 將被創(chuàng)建，在rlgc matrix 對(duì)話框上單擊 close 按鈕。單擊ok 按鈕退出compute rlgc sub-circuit 對(duì)話框。15保存 siwave 項(xiàng)目選擇菜單項(xiàng)filesave，并單擊 fileexit 退出。16運(yùn)行 ansoft designer 單擊 startprograms ansoftdesigner 7 程序組，運(yùn)行designer 7 。選擇菜單項(xiàng)projectinsert circuit design ，當(dāng)提示 choose layout technology 時(shí)單擊 none。注意

19、： 本例中不包含需要基板和疊層信息的元件，如果需要，則建議從列表中選擇疊層或者自行創(chuàng)建。17創(chuàng)建電路在 designer 中創(chuàng)建一個(gè)電路，如圖5.147 所示。18元件放置（1）建立 s參數(shù)端口模型選擇菜單項(xiàng)projectadd model add nport model ， 如圖 5.148 所示，在 n-port data 窗口，選擇 name 為 bga_mode，選擇 link to file單選按鈕，單擊瀏覽按鈕并選擇touchstone 文件名為 bga_s-para.s4p，單擊 open 按鈕。單擊ok 按鈕。串?dāng)_第 5 章圖 5.147 在 designer 中要?jiǎng)?chuàng)建的電路圖

20、 5.148 n 端口數(shù)據(jù)導(dǎo)入（2）將 s 參數(shù)端口模型放入原理圖在 project manager 窗口展開definitions modelsbga_model，右鍵單擊bga_model 并選擇 place new component，左鍵單擊放置四端口模型，單擊esc 鍵退出放置。（3）放置電阻和電壓源在 project manager 窗口選擇components 標(biāo)簽，展開resistors，雙擊 res_:resistor，左鍵單擊 4 次放置 4 個(gè)電阻。展開dependent sources，雙擊 v_pulse:pulse voltage source。左鍵單擊放置電壓源。

21、單擊空格鍵結(jié)束放置。右鍵單擊電壓源，并在右鍵菜單中選擇properties，設(shè)置電壓源屬性如下：v2： 1v；tr：300ps； tf：300ps；pw：5ns； per：10ns 單擊 ok 按鈕。（4）各器件連線選擇菜單項(xiàng)draw wire，連接各個(gè)器件。（5）添加地選擇菜單項(xiàng)draw ground，在電壓源的末端放置一個(gè)接地連接，在三個(gè)電阻的末端添加3 個(gè)接地連接。（6）添加電壓探針點(diǎn)在原理圖中，雙擊連接源和電阻r2 的連線，在properties 窗口單擊net_0，將 netname改名為 vin1，單擊 ok 按鈕。切換到display 項(xiàng)，單擊add 按鈕，會(huì)出現(xiàn)新的一行，名稱為netname，如圖 5.149