第4章 實驗3 流水燈實驗blink

1、 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)1實驗2 流水燈實驗一、實驗?zāi)康亩?、實驗原理與資源使用三、實驗內(nèi)容四、實驗思考題 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)2一、實驗?zāi)康恼莆誄SL的使用掌握如何給DSP各個模塊配置時鐘掌握TMS32VC5502 DSP寄存器編程了解GPIO的使用 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)3二、實驗原理與資源使用2.1 DSP CSL庫2.2 DSP系統(tǒng)時鐘發(fā)生器2.3 寄存器ST1_55*2.4 GPIO 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)42.1 DSP CSL庫 什么是DSP CSL(Chip

2、Support Library)庫？u是DSP/BIOS部件，是函數(shù)、數(shù)據(jù)類型、宏，用于配置、控制和管理DSP片上外設(shè)；uCSL庫函數(shù)一般是用C語言編寫的，并已對代碼的大小和速度進行了優(yōu)化。uCSL庫是可裁剪的(只有被使用的CSL模塊才會包含進應(yīng)用程序中)。uCSL庫是可擴展的(每個片上外設(shè)的API模塊相互獨立，新增API，對其它片上外設(shè)沒有影響)。TMS320C55x Chip Support Library API Reference Guide，SPRU433I.pdf 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)52.1 DSP CSL庫為什么采用CSL庫？uDSP片上外設(shè)種類

3、及其應(yīng)用日趨復(fù)雜；u提供一組標準的方法用于訪問和控制片上外設(shè)； u免除用戶編寫配置和控制片上外設(shè)所必需的定義和代碼，降低DSP工程師對硬件的知識掌握程度的要求。 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)62.1 DSP CSL庫CSL的特點u片上外設(shè)編程的標準協(xié)議(定義一組標準的APIs：函數(shù)、數(shù)據(jù)類型、宏）; u對硬件進行抽象，提取符號化的片上外設(shè)描述(定義一組宏，用于訪問和建立寄存器及其域值) u方便對多資源的片上外設(shè)進行管理; u已集成到DSP/BIOS中(通過圖形用戶接口GUI對CSL進行配置); 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)72.1 DSP CSL

4、庫TMS320VC5502 CSL庫：CSL模塊：TMS320C55x Chip Support Library API Reference Guide，SPRU433I.pdf 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)82.1 DSP CSL庫TMS320VC5502 CSL庫(包含20以上CSL函數(shù))：常用CSL函數(shù)：CSL外設(shè)模塊外設(shè)模塊(PER) 描述描述包含頭文件包含頭文件CSL芯片支持庫csl.hDAT基于C55x DMA的數(shù)據(jù)拷貝csl_dat.hCHIP通用設(shè)備模塊csl_chip.hDMADMA外設(shè)模塊csl_dMa.h McBSP多通道串行口模塊csl_mcbs

5、p.hTIMER定時器模塊csl_timer.hPLLPLL模塊csl_pll.hGPIO非多路通用I/Ocsl_gpio.h 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)92.1 DSP CSL庫TMS320VC5502 CSL庫(包含20以上CSL函數(shù))：調(diào)用TMS320VC5502 CSL庫：u工程中包含庫文件csl5502x.lib(存儲器為大模式)或csl5502.lib (存儲器為小模式)u 在C程序中包含相應(yīng)的頭文件，如調(diào)用PLL函數(shù)，則在C主程序中包含csl_pll.h，即： #include ( 當包含這些頭文件時，編譯時將自動進入工程中)u 只要調(diào)用CSL庫，首先包

6、含csl.h，即：#include 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)102.1 DSP CSL庫調(diào)用TMS320VC5502 CSL庫：以blink工程為例，使用PLL模塊中的PLL_setFreq()函數(shù)，工程中包含csl5502x.lib(存儲器為大模式)。在blink.c中包含頭文件，調(diào)用PLL_setFreq()，即：#include #include PLL_setFreq(1, 0 xC, 0, 1, 3, 3, 0); 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)112.2 DSP系統(tǒng)時鐘發(fā)生器 TMS320VC5502含有一個靈活的時鐘發(fā)生器模塊，由

7、PLL和振蕩器(oscillator)組成。這個模塊可以為系統(tǒng)不同部分產(chǎn)生不同時鐘，如55x核、快速片上外設(shè)、慢速片上外設(shè)和外部存儲器接口等。TMS320VC5502 Fixed-Point Digital Signal Processor Data Manual,SPRS166k.pdf 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)122.2 DSP系統(tǒng)時鐘發(fā)生器 系統(tǒng)時鐘發(fā)生器模擬功能框圖 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)132.2 DSP系統(tǒng)時鐘發(fā)生器 從系統(tǒng)時鐘發(fā)生器模擬功能框圖可以看出，輸入時鐘源經(jīng)過D0、M1、D1、D2和D3，形成55x核時鐘(CLKO

8、UT3)、SYSCLK1、SYSCLK2和SYSCLK3。其中：SYSCLK1為快速片上外設(shè)(DMA/HPI/Timer)提供時鐘，SYSCLK2為慢速片上外設(shè)(McBSP/I2C/UART)提供時鐘，SYSCLK3為外部存儲器接口(EMIF)提供時鐘。 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)142.2 DSP系統(tǒng)時鐘發(fā)生器 1.輸入時鐘源 5502時鐘源可以是外部3.3V時鐘，輸入到管腳X2/CLKIN上。當管腳GPIO4=1(對應(yīng)CLKMD寄存器的CLKMD0位)，采用外部輸入時鐘。也可以是內(nèi)部振蕩器產(chǎn)生(當管腳GPIO4=0時)。 本DSP系統(tǒng)采用20MHz的外部時鐘 進入

9、進入 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)152.2 DSP系統(tǒng)時鐘發(fā)生器 2.經(jīng)過D0和M1 時鐘進入PLL模塊后，如果設(shè)置使能PLL，即PLL控制/狀態(tài)寄存器(PLLCSR)的位PLLEN=1，進入PLL模式，輸入時鐘(如20MHz)經(jīng)除法器D0和乘法器M1后形成55x核時鐘，再往下傳輸(若PLLEN=0，輸入時鐘不必經(jīng)過D0和M1)。 D0:SYSCLK 0除法器，5bit,取值范圍031(0表示除以1，以此類推)。 M1:乘法因子，4bit，取值范圍015(0、1保留，2表示乘以2， 3表示乘以3，以此類推)。進入進入 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技

10、術(shù)162.2 DSP系統(tǒng)時鐘發(fā)生器例如： 若輸入時鐘20MHz，D0=0 (表示除以1) ，M1=0 xC(表示乘以12)，則進入 時(進入D1、D2、D3前)的時鐘頻率是多少？答：20MHz/1*12=240MHz 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)172.2 DSP系統(tǒng)時鐘發(fā)生器 3.經(jīng)過D1、D2和D3時鐘進入 后，形成55x核時鐘(CLKOUT3)，同時分路分別進入D1、D2和D3，產(chǎn)生SYSCLK1、SYSCLK2和SYSCLK3時鐘。 D1:SYSCLK1除法器，PLLDIV1寄存器4:0位,取值范圍0、1、3(缺省=3) (0表示除以1，以此類推) 。 D2:S

11、YSCLK2除法器，PLLDIV2寄存器4:0位,取值范圍0、1、3(缺省=3) (0表示除以1，以此類推) 。 D3:SYSCLK3除法器，PLLDIV3寄存器4:0位,取值范圍0、1、3(缺省=3) (0表示除以1，以此類推)。 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)182.2 DSP系統(tǒng)時鐘發(fā)生器例如： 若輸入時鐘20MHz，D0=0 (表示除以1) ，M1=0 xC(表示乘以12)，則55x核時鐘CLKOUT3是多少(亦即進入D1、D2、D3前) ？答：CLKOUT3=20MHz/1*12=240MHz(續(xù)上)若D1=1，D2=3，D3=3，則SYSCLK1、SYSCLK

12、2和SYSCLK3分別等于多少？答： SYSCLK1=CLKOUT3/2=120MHz SYSCLK2=CLKOUT3/4=60MHz,SYSCLK3=CLKOUT3/4=60MHz進入時進入時 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)192.2 DSP系統(tǒng)時鐘發(fā)生器 DSP系統(tǒng)時鐘設(shè)置：可以通過CSL庫進行時鐘設(shè)置，CSL庫提供PLL模塊，PLL_setFreq()函數(shù)對PLL進行初始化，產(chǎn)生各個時鐘。在C語言源程序中：PLL_setFreq(1, 0 xC, 0, 1, 3, 3, 0);外部輸入時鐘20MHz，則實現(xiàn)：55x核時鐘CLKOUT3=240MHz，SYSCLK1=

13、CLKOUT3/2=120MHz，SYSCLK2=CLKOUT3/4=60MHz, SYSCLK3=CLKOUT3/4=60MHz 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)20各級時鐘頻率計算公式依據(jù)CSL函數(shù)PLL_setFreq(1, 0 xC, 0, 1, 3, 3, 0)，各時鐘為(外部輸入時鐘X2/CLKIN=20MHz)： 10X2/CLKINCLKOUT3=xM = 240MHz(D +1)120MHz1)(DCLKOUT3SYSCLK1160MHz1)(DCLKOUT3SYSCLK2260MHz1)(DCLKOUT3SYSCLK33 北京交通大學(xué) 國家工科電工電子教

14、學(xué)基地DSP應(yīng)用技術(shù)212.3 寄存器ST1_55 DSP片內(nèi)有大量CPU寄存器和片上外設(shè)寄存器，對DSP操作的本質(zhì)是對這些寄存器的操作。 這些寄存器均是存儲器映射寄存器(Memory-Mapped Registers)，因此每個寄存器都有對應(yīng)的存儲器地址。 CPU寄存器如：狀態(tài)寄存器ST0_55ST3_55、累加器AC0AC3等。 外設(shè)寄存器如：定時器相關(guān)寄存器、DMA相關(guān)寄存器等。詳見TMS320C55x DSP CPU Reference Guide, SPRU371F.pdf 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)222.3 寄存器ST1_55 寄存器ST1_55(地址0

15、 x00 0003h)為16bit存儲器映射寄存器。 其中：XF為外部標志位，向DSP外部發(fā)出標志信息，用于程序測試(其它位如INTM為中斷模式位；ASM為累加移位模式) 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)23寄存器ST1_55操作 對ST1_55的一些位操作，可以采用BSET和BCLR進行置位或復(fù)位。如：BCLR XF ; Clear XF，即令XF=0 BSET XF ; Set XF，即令XF=1 如果在c語言源程序插入?yún)R編語句，可以利用“asm()”函數(shù)實現(xiàn)。如： asm( BCLR XF); / ; Clear XF asm ( BSET XF); / ; Set

16、XF注意插入的匯編指令前空一格！(匯編指令頂格寫會認為是標號，即lable) 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)24對D1燈的編程 由于BJTU-DSP5502板的D1燈和DSP管腳XF相連接，而ST1_55寄存器的外部標志位XF和DSP管腳XF相連接，因此如果希望D1等閃爍，即可以在C程序中輪流采用asm(“ BCLR XF”)和asm (“ BSET XF”)實現(xiàn)。 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)25對D1燈的編程 while(1)asm( BCLR XF); / ; Clear XF delay(3000);asm ( BSET XF); / ;

17、Set XF delay(3000); 其中：delay()函數(shù)是軟件延遲。 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)26*2.4 GPIOGPIO定義D5燈和GPIO7管腳相連接。/*1. 通過定義宏來控制兩個外圍存儲器映射的寄存器，從而實現(xiàn)對GPIO口的控制 */#define GPIODIR (*(volatile ioport Uint16*)(0 x3400)#define GPIODATA(*(volatile ioport Uint16*)(0 x3401)/* 2.配置GPIO7管腳，為了點亮D5 LED燈*/ GPIODIR = 0 x80;/ 配置GPIO7為輸

18、出管腳/* 3.開關(guān)燈*/GPIODATA = 0 x80;/* 點亮D5燈 */GPIODATA = 0 x00;/* 關(guān)閉D5燈 */ 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)27*附：GPIO寄存器圖即：GPIODIR=0000 0000 1000 0000=0 x80; 配置GPIO7為輸出管腳TMS320VC5502 Fixed-Point Digital Signal Processor Data Manual,SPRS166k.pdf 北京交通大學(xué) 國家工科電工電子教學(xué)基地DSP應(yīng)用技術(shù)28*附：GPIO寄存器圖即：GPIODATA=0000 0000 1000 0000= 0 x80; 點亮D5燈 ; GPIODATA=0000 0000 0000 0000= 0 x