項(xiàng)目C組合邏輯電路學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1第一頁(yè)，共86頁(yè)。第1頁(yè)/共85頁(yè)第二頁(yè)，共86頁(yè)。v組合組合(zh)(zh)邏輯電路的分析方法和設(shè)計(jì)方法邏輯電路的分析方法和設(shè)計(jì)方法v典型組合典型組合(zh)(zh)邏輯電路的邏輯功能和使用方法邏輯電路的邏輯功能和使用方法v利用二進(jìn)制譯碼器和數(shù)據(jù)選擇器設(shè)計(jì)組合利用二進(jìn)制譯碼器和數(shù)據(jù)選擇器設(shè)計(jì)組合(zh)(zh)邏輯電路的方法邏輯電路的方法學(xué)習(xí)學(xué)習(xí)(xux)要點(diǎn)要點(diǎn)第2頁(yè)/共85頁(yè)第三頁(yè)，共86頁(yè)。7.1 組合邏輯電路的分析組合邏輯電路的分析(fnx)與設(shè)計(jì)與設(shè)計(jì)7.2 加法器與數(shù)值比較器加法器與數(shù)值比較器7.3 編碼器編碼器7.4 譯碼器譯碼器7.5 數(shù)據(jù)選擇器與數(shù)據(jù)分配器數(shù)據(jù)選擇器

2、與數(shù)據(jù)分配器章節(jié)章節(jié)(zhngji)安排安排第3頁(yè)/共85頁(yè)第四頁(yè)，共86頁(yè)。第4頁(yè)/共85頁(yè)第五頁(yè)，共86頁(yè)。ABCF&7.1.1 組合組合(zh)邏輯電路的分邏輯電路的分析析邏輯圖邏輯圖邏輯邏輯(lu j)表達(dá)式表達(dá)式 1 1 最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式 2 ABX BCY CAZ XYZ 2 CABCABFACBCABXYZF 第5頁(yè)/共85頁(yè)第六頁(yè)，共86頁(yè)。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡(jiǎn)與或表最簡(jiǎn)與或表達(dá)式達(dá)式 3 真值表真值表CABCABF 3 4 電路電路(dinl)的的邏輯功能邏輯功能

3、當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出F為1，否則輸出F為0。 所 以 這 個(gè)電路(dinl)實(shí) 際 上 是 一種3人表決用的 組 合 電 路(dinl)：只要有2票或3票 同 意 ， 表決就通過(guò)。 4 第6頁(yè)/共85頁(yè)第七頁(yè)，共86頁(yè)。Z1111ABCFXY1邏輯圖邏輯圖BBACBABYXZFBYXZBAYCBAX邏輯邏輯(lu j)表達(dá)式表達(dá)式BABBABBACBAF最簡(jiǎn)與或表最簡(jiǎn)與或表達(dá)式達(dá)式第7頁(yè)/共85頁(yè)第八頁(yè)，共86頁(yè)。真值表真值表A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用與非門(mén)實(shí)現(xiàn)用與非門(mén)實(shí)

4、現(xiàn)(shxin)電路的輸出F只與輸入A、B有關(guān)(yugun)，而與輸入C無(wú)關(guān)。F和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為0，F(xiàn)=1；A、B全為1時(shí)，F(xiàn)=0。所以F和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。電路電路(dinl)的邏輯功的邏輯功能能ABBAF第8頁(yè)/共85頁(yè)第九頁(yè)，共86頁(yè)。 A B C F X Y Z & & & 1 & 邏輯圖邏輯圖邏輯邏輯(lu j)表達(dá)式表達(dá)式最簡(jiǎn)與或表最簡(jiǎn)與或表達(dá)式達(dá)式ABCCABCBABCAZYXFABCCZABCBYABCAXABCCBACBACBAF)(21第9頁(yè)/共85頁(yè)第十頁(yè)，共86頁(yè)。真值表真值表電路電路(dinl)的

5、邏輯功的邏輯功能能A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110000001 由真值表可知，當(dāng)3個(gè)輸入變量 A、B、C取值一致時(shí)，輸出 F = 1，否則輸出 F = 0 。 所以這個(gè)電路可以判斷(pndun)3個(gè)輸入變量的取值是否一致，故稱為判一致電路。第10頁(yè)/共85頁(yè)第十一頁(yè)，共86頁(yè)。邏輯圖邏輯圖邏輯邏輯(lu j)表達(dá)式表達(dá)式最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式Y(jié)&A&F1F2BCBCBCAFBCAF21BCABCBCAFBCAF21第11頁(yè)/共85頁(yè)第十二頁(yè)，共86頁(yè)。真值表真值表電路的邏輯電路的邏輯(lu j)功能功能A B

6、 CF1 F20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 01 01 01 10 10 10 11 1 由真值表可知，當(dāng)3個(gè)輸入變量A、B、C表示的二進(jìn)制數(shù)小于或等于2時(shí)，F(xiàn)1=1；當(dāng)這個(gè)二進(jìn)制數(shù)在4和6之間時(shí)， F2=1 ；而當(dāng)這個(gè)二進(jìn)制數(shù)等于3或等于7時(shí)F1和F2都為1。 因此，這個(gè)邏輯電路可以用來(lái)判別(pnbi)輸入的3位二進(jìn)制數(shù)數(shù)值的范圍。第12頁(yè)/共85頁(yè)第十三頁(yè)，共86頁(yè)。7.1.2 組合組合(zh)邏輯電路的設(shè)計(jì)邏輯電路的設(shè)計(jì)真值表真值表電路電路功能功能(gngnng)描述描述設(shè)樓上開(kāi)關(guān)為A，樓下開(kāi)關(guān)為B，燈泡為F。并設(shè)開(kāi)關(guān)A、B擲向上方時(shí)

7、為1，擲向下方時(shí)為0；燈亮?xí)rF為1，燈滅時(shí)F為0。根據(jù)邏輯要求列出真值表。 1 窮舉法 1 BA220VF實(shí)際電路圖：A BF0 00 11 01 11001第13頁(yè)/共85頁(yè)第十四頁(yè)，共86頁(yè)。 2 邏輯邏輯(lu j)表表達(dá)式或卡諾圖達(dá)式或卡諾圖最簡(jiǎn)與或表最簡(jiǎn)與或表達(dá)式達(dá)式化簡(jiǎn) 3 2 ABBAF已為最簡(jiǎn)與或表達(dá)式 4 邏輯邏輯(lu j)變換變換 5 邏輯電路邏輯電路(lu j din l)圖圖ABF=1用與非門(mén)實(shí)現(xiàn)BAY用同或門(mén)實(shí)現(xiàn)ABF&1&1第14頁(yè)/共85頁(yè)第十五頁(yè)，共86頁(yè)。真值表真值表電路電路功能功能(gngnng)描述描述設(shè)紅、綠、黃燈分別用A、B、C表示，

8、燈亮?xí)r其值為1，燈滅時(shí)其值為0；輸出報(bào)警信號(hào)用F表示，燈正常(zhngchng)工作時(shí)其值為0，燈出現(xiàn)故障時(shí)其值為1。根據(jù)邏輯要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 110001 0 01 0 11 1 01 1 10111第15頁(yè)/共85頁(yè)第十六頁(yè)，共86頁(yè)。 2 邏輯邏輯(lu j)表達(dá)表達(dá)式式最簡(jiǎn)與或表最簡(jiǎn)與或表達(dá)式達(dá)式 3 2 4 邏輯邏輯(lu j)變換變換ABCCABCBACBAF 3 ACABCBABBACCCABCBACBAABCCABABCCBAF)()( 4 ACABCBAF 第16頁(yè)/共85頁(yè)第十七頁(yè)，共86頁(yè)。 5 邏輯電

9、路邏輯電路(lu j din l)圖圖ACABCBAF 5 ABCF&111第17頁(yè)/共85頁(yè)第十八頁(yè)，共86頁(yè)。真值表真值表電路電路(dinl)功能描述功能描述設(shè)主裁判(cipn)為變量A，副裁判(cipn)分別為B和C；表示成功與否的燈為F，根據(jù)邏輯要求列出真值表。 1 1 A B CFA B CF0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAF 2 邏輯表達(dá)式邏輯表達(dá)式第18頁(yè)/共85頁(yè)第十九頁(yè)，共86頁(yè)。ABCF& 3 最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式 4 5 邏輯邏輯(lu j)變換變換邏輯邏輯(l

10、u j)電路圖電路圖 3 4 5 ACABFACABBBACCCABCBAABCCABABCABCCABCBAF)()(第19頁(yè)/共85頁(yè)第二十頁(yè)，共86頁(yè)。真值表真值表電路電路(dinl)功能描述功能描述 1 1 設(shè)輸入變量為A、B、C，分別代表特快、直快和普客3種列車(chē)，有發(fā)車(chē)請(qǐng)求時(shí)其值為1，無(wú)發(fā)車(chē)請(qǐng)求時(shí)其值為0。輸出發(fā)車(chē)信號(hào)分別用F1、F2、F3表示，F(xiàn)1=1表示允許特快列車(chē)發(fā)車(chē)， F2=1表示允許直快列車(chē)發(fā)車(chē)， F3=1表示允許普客列車(chē)發(fā)車(chē)。根據(jù)(gnj)3種列車(chē)發(fā)車(chē)的優(yōu)先級(jí)別，可列出該優(yōu)先發(fā)車(chē)的排隊(duì)邏輯電路的真值表。第20頁(yè)/共85頁(yè)第二十一頁(yè)，共86頁(yè)。 2 邏輯邏輯(lu j)表表

11、達(dá)式及化簡(jiǎn)達(dá)式及化簡(jiǎn) 2 CBAFBABCACBAFAABCCABCBACBAF321第21頁(yè)/共85頁(yè)第二十二頁(yè)，共86頁(yè)。 3 畫(huà)邏輯圖畫(huà)邏輯圖 3 F3 A F2 & & 1 1 F1 B C CBAFBAFAF321第22頁(yè)/共85頁(yè)第二十三頁(yè)，共86頁(yè)。真值表真值表電路電路功能功能(gngnng)描述描述 1 1 設(shè)A、B、C有信號(hào)(xnho)時(shí)其值為1，無(wú)信號(hào)(xnho)時(shí)其值為0；F1、F2、F3工作時(shí)其值為1，不工作時(shí)其值為0。根據(jù)要求，可列出該問(wèn)題的真值表。第23頁(yè)/共85頁(yè)第二十四頁(yè)，共86頁(yè)。A B CF1 F2 F30 0 00 0 10 1 00 1

12、11 0 01 0 11 1 01 1 10 0 00 0 00 0 00 1 00 0 00 0 11 0 01 1 1 2 邏輯邏輯(lu j)表表達(dá)式及化簡(jiǎn)達(dá)式及化簡(jiǎn) 2 CAABCCBAFBCABCBCAFABABCCABF321第24頁(yè)/共85頁(yè)第二十五頁(yè)，共86頁(yè)。 3 畫(huà)邏輯圖畫(huà)邏輯圖 3 CAFBCFABF321F3AF2&1F1BC&1&1第25頁(yè)/共85頁(yè)第二十六頁(yè)，共86頁(yè)。1 1 半半加加器器7.2.1 加法器加法器能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路(lu j din l)稱為半加器。半加器真值表Ai BiSi Ci0 00 1

13、1 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符號(hào)半加器電路圖加數(shù)(ji sh)本位(bnwi)的和向高位的進(jìn)位第26頁(yè)/共85頁(yè)第二十七頁(yè)，共86頁(yè)。2、全加器、全加器能對(duì)兩個(gè)(lin )1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來(lái)的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1Ai、Bi：加數(shù)(ji sh)， Ci-1：低位來(lái)的進(jìn)位，Si

14、：本位的和， Ci：向高位的進(jìn)位。iiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBAC1111)()(11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBCBACBCBACBACBACBACBAS第27頁(yè)/共85頁(yè)第二十八頁(yè)，共86頁(yè)。iiiiiiBACBAC1)(全加器的邏輯全加器的邏輯(lu j)圖和邏輯圖和邏輯(lu j)符號(hào)符號(hào)=1&AiBiCi-1SiCi 邏輯圖圖2-2-3 全加器的邏輯圖和符號(hào)&=11iiiiCBASAiBiCi-1SiCiCI CO邏輯符號(hào)第28

15、頁(yè)/共85頁(yè)第二十九頁(yè)，共86頁(yè)。實(shí)現(xiàn)(shxin)多位二進(jìn)制數(shù)相加的電路稱為加法器。串行進(jìn)位串行進(jìn)位(jnwi)加法器加法器 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：進(jìn)位信號(hào)是由低位向高位逐級(jí)傳遞的，速度不高。 為了提高運(yùn)算速度，在邏輯設(shè)計(jì)上采用超前進(jìn)位超前進(jìn)位的方法，即每一位的進(jìn)位根據(jù)各位的輸入同時(shí)預(yù)先形成，而不需要等到低位的進(jìn)位送來(lái)后才形成，這種結(jié)構(gòu)的多位數(shù)加法器稱為超前進(jìn)位加法器。第29頁(yè)/共85頁(yè)第三十頁(yè)，共86頁(yè)。7.2.2 數(shù)值數(shù)值(shz)比較比較器器用來(lái)完成兩個(gè)二進(jìn)制數(shù)的大小(dxi

16、o)比較的邏輯電路稱為數(shù)值比較器。設(shè) A B 時(shí) L11；A B 時(shí) L21；A B 時(shí) L3 1。得1位數(shù)值(shz)比較器的真值表。A BL1(AB) L2(AB)L3(A=B)L1(AB)&邏邏輯輯(lu j)表表達(dá)達(dá)式式邏邏輯輯圖圖第31頁(yè)/共85頁(yè)第三十二頁(yè)，共86頁(yè)。7.3.1 二進(jìn)制編碼器二進(jìn)制編碼器3 3位位二二進(jìn)進(jìn)制制編編碼碼器器輸入輸入 8 8個(gè)互斥的信號(hào)個(gè)互斥的信號(hào)輸出輸出(shch) 3(shch) 3位二進(jìn)制代位二進(jìn)制代碼碼真真值值表表用 n 位二進(jìn)制代碼來(lái)表示 個(gè)信號(hào)的電路稱為二進(jìn)制編碼器二進(jìn)制編碼器n2第32頁(yè)/共85頁(yè)第三十三頁(yè)，共86頁(yè)。7531753

17、10763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1Y2 Y1 Y0由或門(mén)構(gòu)成111邏邏輯輯(l(lu u jj) )表表達(dá)達(dá)式式邏邏輯輯圖圖第33頁(yè)/共85頁(yè)第三十四頁(yè)，共86頁(yè)。I7 I6 I5 I4 I3 I2 I1Y2 Y1 Y0&由與非門(mén)構(gòu)成1111111753107632176542IIIIYIIIIYIIIIY第34頁(yè)/共85頁(yè)第三十五頁(yè)，共86頁(yè)。輸 入I輸 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00

18、 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1輸入輸入(shr) 10(shr) 10個(gè)互斥的個(gè)互斥的數(shù)碼數(shù)碼輸出輸出 4 4位二進(jìn)制代碼位二進(jìn)制代碼真真值值表表7.3.2 二十進(jìn)制編碼器二十進(jìn)制編碼器將十進(jìn)制的10個(gè)數(shù)碼09編成二進(jìn)制代碼的邏輯電路(lu j din l)稱為二十進(jìn)制編碼器第35頁(yè)/共85頁(yè)第三十六頁(yè)，共86頁(yè)。9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY邏邏輯輯(lu(lu j)j)表表達(dá)達(dá)式式I9 I8

19、I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0由或門(mén)構(gòu)成1111邏邏輯輯圖圖第36頁(yè)/共85頁(yè)第三十七頁(yè)，共86頁(yè)。9753107632176542983IIIIIYIIIIYIIIIYIIYI9 I8 I7 I6 I5 I4 I3 I2 I1Y3 Y2 Y1 Y0111111111&第37頁(yè)/共85頁(yè)第三十八頁(yè)，共86頁(yè)。在優(yōu)先編碼器中優(yōu)先級(jí)別高的信號(hào)排斥級(jí)別低的，即具有單方面排斥的特性(txng)。設(shè)I7的優(yōu)先級(jí)別最高，I6次之，依此類推，I0最低。輸 入I7 I6 I5 I4 I3 I2 I1 I0輸 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0

20、0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0真真值值表表7.3.3 優(yōu)先優(yōu)先(yuxin)編碼器編碼器第38頁(yè)/共85頁(yè)第三十九頁(yè)，共86頁(yè)。12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY邏輯邏輯(lu j)(lu j)表達(dá)式表達(dá)式第39頁(yè)/共85頁(yè)第四十頁(yè)，

21、共86頁(yè)。邏輯圖邏輯圖111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08 8線線3 3線線優(yōu)優(yōu)先先(y(yuuxixinn) )編編碼碼器器如果要求輸出、輸入(shr)均為反變量，則只要在圖中的每一個(gè)輸出端和輸入(shr)端都加上反相器就可以了。第40頁(yè)/共85頁(yè)第四十一頁(yè)，共86頁(yè)。7.4.1 二進(jìn)制譯碼器二進(jìn)制譯碼器把代碼狀態(tài)(zhungti)的特定含義翻譯出來(lái)的過(guò)程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼(di m)的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（

22、或?yàn)?）。二進(jìn)制譯碼器可以譯出輸入變量(binling)的全部狀態(tài)，故又稱為變量(binling)譯碼器。第41頁(yè)/共85頁(yè)第四十二頁(yè)，共86頁(yè)。3 3位二進(jìn)制譯碼器位二進(jìn)制譯碼器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表輸入：輸入：3 3位二進(jìn)制

23、代碼位二進(jìn)制代碼(di m)(di m)輸出：輸出：8 8個(gè)互斥的信號(hào)個(gè)互斥的信號(hào)第42頁(yè)/共85頁(yè)第四十三頁(yè)，共86頁(yè)。01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0邏輯邏輯(lu j)(lu j)表達(dá)式表達(dá)式邏輯圖邏輯圖電路特點(diǎn)：與門(mén)組成電路特點(diǎn)：與門(mén)組成(z chn)的陣列的陣列第43頁(yè)/共85頁(yè)第四十四頁(yè)，共86頁(yè)。集成集成(j chn)(j chn)二進(jìn)制譯碼器二進(jìn)制譯碼器74LS13874LS138 16 15 14 1

24、3 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 S2 S3 S1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 S2 S3 S1(a) 引腳排列圖(b) 邏輯功能示意圖第44頁(yè)/共85頁(yè)第四十五頁(yè)，共86頁(yè)。輸 入使 能選 擇輸 出S1 32SS A2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11

25、 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1 1輸入輸入(shr)(shr)：自然二：自然二進(jìn)制碼進(jìn)制碼輸出輸出(shch)(shch)：低：低電平有效電平有效74LS138 74LS138 的真值表的真值表第45頁(yè)/共85頁(yè)第四十六頁(yè)，共86頁(yè)。例例 用用3/83/8線譯碼器線譯碼器 74LS138 74LS138 和兩個(gè)和兩個(gè)(lin )(lin )與非門(mén)實(shí)現(xiàn)與非門(mén)實(shí)現(xiàn)全加

26、器。全加器。解解 全加器的函數(shù)全加器的函數(shù)(hnsh)(hnsh)表達(dá)表達(dá)式為：式為：11111111iiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACCBACBACBACBAS將輸入變量Ai、Bi、Ci-1分別對(duì)應(yīng)(duyng)地接到譯碼器的輸入端A2、A1、A0，由上述邏輯表達(dá)式及 74LS138 的真值表可得：1716151413121110 iiiiiiiiiiiiiiiiiiiiiiiiCBAYCBAYCBAYCBAYCBAYCBAYCBAYCBAY第46頁(yè)/共85頁(yè)第四十七頁(yè)，共86頁(yè)。因此(ync)得出：74217421YYYYYYYYSi765376

27、53YYYYYYYYCi接線圖： & & Ai Bi Ci-1 1 Si Ci A2 Y0 A1 Y1 A0 Y2 Y3 Y4 S1 Y5 S2 Y6 S3 Y7 74LS138 第47頁(yè)/共85頁(yè)第四十八頁(yè)，共86頁(yè)。二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的 4 位二進(jìn)制編碼（BCD碼），分別用 A3、A2、A1、A0 表示；輸出(shch)的是與 10 個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的 10 個(gè)信號(hào)，用 Y9Y0 表示。由于二-十進(jìn)制譯碼器有 4 根輸入線，10 根輸出(shch)線，所以又稱為 4線-10線譯碼器。把二-十進(jìn)制代碼(di m)翻譯成10個(gè)十進(jìn)制數(shù)字信號(hào)的電路，稱為二-十進(jìn)制

28、譯碼器。7.4.2 二二 - 十進(jìn)制譯碼器十進(jìn)制譯碼器第48頁(yè)/共85頁(yè)第四十九頁(yè)，共86頁(yè)。A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0

29、 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表第49頁(yè)/共85頁(yè)第五十頁(yè)，共86頁(yè)。01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&邏輯邏輯(lu j)表達(dá)式表達(dá)式邏輯圖邏輯圖第50頁(yè)/共85頁(yè)第五十一頁(yè)，共86頁(yè)。abcdefgh a b c d a f b e f g h

30、 g e c d(a) 外形圖(b) 共陰極(c) 共陽(yáng)極+VCCabcdefgh數(shù)數(shù)碼碼(shm)顯顯示示器器用來(lái)驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字(shz)、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來(lái)的電路，稱為顯示譯碼器。7.4.3 顯示顯示(xinsh)譯譯碼器碼器23第51頁(yè)/共85頁(yè)第五十二頁(yè)，共86頁(yè)。第52頁(yè)/共85頁(yè)第五十三頁(yè)，共86頁(yè)。b=c=f=g=1，a=d=e=0時(shí)時(shí)c=d=e=f=g=1，a=b=0時(shí)時(shí)共陰極共陰極(ynj)(ynj)第53頁(yè)/共85頁(yè)第五十四頁(yè)，共86頁(yè)。顯示顯示(xinsh)譯碼器真譯碼器真值表值表第54頁(yè)/共85頁(yè)第五十五頁(yè)，共8

31、6頁(yè)。7.5.1 數(shù)據(jù)數(shù)據(jù)(shj)選擇器選擇器輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3013012011010AADAADAADAADY真值表真值表邏輯邏輯(lu j)(lu j)表達(dá)式表達(dá)式地地址址(dzh)變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)由地址碼決定從路輸入中選擇哪路輸出。4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器第55頁(yè)/共85頁(yè)第五十六頁(yè)，共86頁(yè)。邏輯圖邏輯圖1111D0 D1 D2 D3A1A0&1Y第56頁(yè)/共85頁(yè)第五十七頁(yè)，共86頁(yè)。 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6

32、 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND集成集成(j chn) (j chn) 雙雙4 4選選1 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74LS15374LS153輸 入輸 出 S D A1 A0 Y1 0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3選通控制端S為低電平有效，即S=0時(shí)芯片被選中，處于工作狀態(tài)；S=1時(shí)芯片被禁止，Y0。第57頁(yè)/共85頁(yè)第五十八頁(yè)，共86頁(yè)。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1

33、10 01 01 00 11 00 10 11 1iiiiiiiiiiiiiiiiiiiiBACBACBABACBABABACBAC1111)()(11111111111)()()()(iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCBACBACBACBACBCBACBCBACBACBACBAS第58頁(yè)/共85頁(yè)第五十九頁(yè)，共86頁(yè)。 （2）寫(xiě)出數(shù)據(jù)選擇器的輸出）寫(xiě)出數(shù)據(jù)選擇器的輸出(shch)函數(shù)邏輯函數(shù)。函數(shù)邏輯函數(shù)。3012011010013012011010012222211111DAADAADAADAAYDAADAADAADAAY 16 15 14 13 12 11

34、 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND輸 入輸 出 S D A1 A0 Y1 0 D0 0 00 D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3013012011010AADAADAADAADY第59頁(yè)/共85頁(yè)第六十頁(yè)，共86頁(yè)。 （3）將全加器的輸出邏輯函數(shù)式與數(shù)據(jù)）將全加器的輸出邏輯函數(shù)式與數(shù)據(jù)(shj)選擇器的輸出選擇器的輸出函數(shù)邏輯函數(shù)式進(jìn)行比較。函數(shù)邏輯函數(shù)式進(jìn)行比較。1111iiiiiiiiiiiiiCBACBACBACBAS

35、3210301201101001111111111DBADBADBADBADAADAADAADAAYiiiiiiii 設(shè)設(shè) 時(shí)，有時(shí)，有 故必須故必須(bx)，2113011111DDCDDCii01,1ABAAYSiii第60頁(yè)/共85頁(yè)第六十一頁(yè)，共86頁(yè)。1iiiCBAiiBA1iiiCBAiC3210301201101001222222222DBADBADBADBADAADAADAADAAYiiiiiiii 設(shè)設(shè) 時(shí)，有時(shí)，有 故必須故必須(bx)，01,2ABAAYCiii12220232110DDDCDi第61頁(yè)/共85頁(yè)第六十二頁(yè)，共86頁(yè)。 （4）畫(huà)連線）畫(huà)連線(lin xin

36、)圖。圖。第62頁(yè)/共85頁(yè)第六十三頁(yè)，共86頁(yè)。集成集成(j chn) 8(j chn) 8選選1 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74LS15174LS151 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND第63頁(yè)/共85頁(yè)第六十四頁(yè)，共86頁(yè)。7012201210120012.DAAADAAADAAADAAAY第64頁(yè)/共85頁(yè)第六十五頁(yè)，共86頁(yè)。解：本題可以用代數(shù)法和卡諾圖法求解。解：本題可以用代數(shù)法和卡諾圖法求解。代數(shù)法代數(shù)法選用數(shù)據(jù)選用數(shù)據(jù)(shj)選擇

37、器。由于選擇器。由于F中有中有A、B、C三個(gè)變量，所以可選用三個(gè)變量，所以可選用8選選1數(shù)據(jù)數(shù)據(jù)(shj)選擇器，如選擇器，如74LS151。寫(xiě)出標(biāo)準(zhǔn)寫(xiě)出標(biāo)準(zhǔn) “與或與或” 表達(dá)式。表達(dá)式。BCACABFABCCABCBABCABCACABF第65頁(yè)/共85頁(yè)第六十六頁(yè)，共86頁(yè)。3.寫(xiě)出寫(xiě)出8選選1數(shù)據(jù)選擇器的輸出數(shù)據(jù)選擇器的輸出(shch)表達(dá)式。表達(dá)式。4.比較比較 F與與 Y兩式中最小項(xiàng)的對(duì)應(yīng)關(guān)系。設(shè)兩式中最小項(xiàng)的對(duì)應(yīng)關(guān)系。設(shè) YF，AA2，BA1，CA0，Y式中包含式中包含 F式中的最小項(xiàng)時(shí)，數(shù)據(jù)取式中的最小項(xiàng)時(shí)，數(shù)據(jù)取1，沒(méi)有包含，沒(méi)有包含 F式中的最式中的最小項(xiàng)時(shí)，數(shù)據(jù)取小項(xiàng)時(shí)，

38、數(shù)據(jù)取0。7012201210120012.DAAADAAADAAADAAAYABCCABCBABCAF7012201210120012.DAAADAAADAAADAAAY保留保留(boli)7012601250123012DAAADAAADAAADAAAY綜合綜合(zngh)比較，可得：比較，可得：D0D1 D2D40 D3D5 D6D71第66頁(yè)/共85頁(yè)第六十七頁(yè)，共86頁(yè)。卡諾圖法選用數(shù)據(jù)選擇器。由于F中有A、B、C三個(gè)變量(binling)，所以可選用8選1數(shù)據(jù)選擇器，如74LS151。寫(xiě)出標(biāo)準(zhǔn) “與或” 表達(dá)式。畫(huà)出F和8選1數(shù)據(jù)選擇器輸出邏輯函數(shù)Y的卡諾圖。比較F和Y的卡諾圖。A

39、BCCABCBABCAF第67頁(yè)/共85頁(yè)第六十八頁(yè)，共86頁(yè)。ABCCABCBABCAF7012201210120012.DAAADAAADAAADAAAY 00 01 11 10 0 0 0 1 0 1 0 1 1 1 A B C 00 01 11 10 0 D0 D1 D3 D2 1 D4 D5 D7 D6 A2 A1 A0 第68頁(yè)/共85頁(yè)第六十九頁(yè)，共86頁(yè)。例例 7-10 7-10 分別分別(fnbi)(fnbi)用用 8 8選選1 1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 74LS151 74LS151 和和 4 4選選1 1 數(shù)據(jù)數(shù)據(jù)選擇器選擇器 74LS153 74LS153 實(shí)現(xiàn)邏輯函數(shù)

40、：實(shí)現(xiàn)邏輯函數(shù)：ABCBACBAY解解 （1）用）用 8選選1 數(shù)據(jù)數(shù)據(jù)(shj)選擇器選擇器 74LS151 實(shí)現(xiàn)。實(shí)現(xiàn)。 列出函數(shù)的真值表。將輸入變量列出函數(shù)的真值表。將輸入變量A、B、C分別對(duì)應(yīng)地接到分別對(duì)應(yīng)地接到 8選選1 數(shù)據(jù)數(shù)據(jù)(shj)選擇器選擇器 74LS151 的的3個(gè)地址輸入端個(gè)地址輸入端 A2、A1、A0。 對(duì)照函數(shù)的真值表和對(duì)照函數(shù)的真值表和 74LS151 的真值表可知，將數(shù)據(jù)的真值表可知，將數(shù)據(jù)(shj)輸入端輸入端 D0、D3、D4、D5 接接 低電平低電平 0 ，D1、D2、D6、D7 接接 高電平高電平 1 即可。即可。ABCY74LS1511D0 D1 D2

41、 D3 D4 D5 D6 D7 SA2A1A0第69頁(yè)/共85頁(yè)第七十頁(yè)，共86頁(yè)。C 1 74LS153Y211ABA1A0D0 D1 D2 D3 S 輸 入 輸 出 A1 A0 Y 0 0 0 1 1 0 1 1 D0（C） D1（C） D2（0） D3（1） （2）用）用4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)。實(shí)現(xiàn)。 以 A、B 為變量列出函數(shù)的真值表。 將輸入變量A、B分別對(duì)應(yīng)地接到74LS153的2個(gè)地址輸入端A1、A0。對(duì)照函數(shù)的真值表和74LS153的真值表可知，將數(shù)據(jù)輸入端D0接C、D1接C、D2接低電平0、D3接高電平1即可。ABCBACBAY第70頁(yè)/共85頁(yè)第七十

42、一頁(yè)，共86頁(yè)。7.5.2 數(shù)據(jù)數(shù)據(jù)(shj)分配分配器器由地址碼決定(judng)將輸入數(shù)據(jù)送給哪路輸出。輸 入輸出A1 A0Y0 Y1 Y2 Y3D0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D真值表真值表邏輯邏輯(lu j)(lu j)表表達(dá)式達(dá)式地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)013012011010 ADAYADAYAADYAADY1 1路路-4-4路數(shù)據(jù)分配器路數(shù)據(jù)分配器24第71頁(yè)/共85頁(yè)第七十二頁(yè)，共86頁(yè)。邏輯圖邏輯圖11DA1 A0Y0 Y1 Y2 Y3&013012011010 ADAYADAYAADYAADY第72頁(yè)/共85頁(yè)

43、第七十三頁(yè)，共86頁(yè)。例例 設(shè)計(jì)從格雷碼到二進(jìn)制碼的轉(zhuǎn)換設(shè)計(jì)從格雷碼到二進(jìn)制碼的轉(zhuǎn)換(zhunhun)(zhunhun)電路。電路。第73頁(yè)/共85頁(yè)第七十四頁(yè)，共86頁(yè)。 00 01 11 10 00 0 0 0 0 01 0 0 0 0 11 1 1 1 1 10 1 1 1 1 R3 R2 R1 R0 B3 的卡諾圖33RB 第74頁(yè)/共85頁(yè)第七十五頁(yè)，共86頁(yè)。 00 01 11 10 00 0 0 0 0 01 1 1 1 1 11 0 0 0 0 10 1 1 1 1 R3 R2 R1 R0 B2 的卡諾圖2323232RRRRRRB第75頁(yè)/共85頁(yè)第七十六頁(yè)，共86頁(yè)。 00

44、 01 11 10 00 0 0 1 1 01 1 1 0 0 11 0 0 1 1 10 1 1 0 0 R3 R2 R1 R0 B1 的卡諾圖32121321312123121231231231231231)()()()(RRRRRRRRRRRRRRRRRRRRRRRRRRRRRRRB第76頁(yè)/共85頁(yè)第七十七頁(yè)，共86頁(yè)。 00 01 11 10 00 0 1 0 1 01 1 0 1 0 11 0 1 0 1 10 1 0 1 0 R3 R2 R1 R0 B0 的卡諾圖0101230RBRRRRB第77頁(yè)/共85頁(yè)第七十八頁(yè)，共86頁(yè)。 可以(ky)通過(guò)卡諾圖化簡(jiǎn)法求得232323232RBRRRRRRB 類似地，由B1和B0的卡諾圖可以(ky)得到0101230121231RBRRRRBRBRRRB 解：設(shè)從格雷碼到二進(jìn)制碼轉(zhuǎn)換時(shí)，組合邏輯電路解：設(shè)從格雷碼到二進(jìn)制碼轉(zhuǎn)換時(shí)，組合邏輯電路(lu (lu j din l)j din l)的輸入變量是的輸入變量是R3R3、R2R2、R1R1和和R0R0，輸出變量是，輸出變量是B3B3、B2B2、B1B1和和B0B0。 于是，于是，B3B3R3R3第78頁(yè)/共85頁(yè)第七十九頁(yè)，共86頁(yè)。例例 設(shè)計(jì)一個(gè)將余設(shè)計(jì)一個(gè)將余3 3碼變換為碼變換為8