大學(xué)《接口與通信》

1、第2章 總線與接口芯片總線與接口芯片2.1 總線概述總線概述計算機系統(tǒng)上存在多種形式的總線。計算機系統(tǒng)上存在多種形式的總線。1. 總線定義：一組能為多個部件分時共總線定義：一組能為多個部件分時共享的信息傳送線路?？偩€就是各種信號享的信息傳送線路?？偩€就是各種信號線的集合，總線是計算機中傳輸數(shù)據(jù)信線的集合，總線是計算機中傳輸數(shù)據(jù)信號的通道，即是計算機各部件之間傳送號的通道，即是計算機各部件之間傳送數(shù)據(jù)、地址和控制信息的公共通路。數(shù)據(jù)、地址和控制信息的公共通路。 2總線特點：分時、共享。總線特點：分時、共享。3.實體形式：一組傳送線與相應(yīng)控制邏實體形式：一組傳送線與相應(yīng)控制邏輯輯 一、總線的分類一

2、、總線的分類 1.按相對于按相對于CPU或其它芯片的或其它芯片的位置位置，總，總線可分為：線可分為： 片內(nèi)總線片內(nèi)總線(Internal Bus) 片外總線片外總線(External Bus)。 前者是前者是CPU內(nèi)部寄存器之間和算術(shù)邏輯內(nèi)部寄存器之間和算術(shù)邏輯部件部件ALU與控制部件之間傳輸數(shù)據(jù)所用與控制部件之間傳輸數(shù)據(jù)所用的總線，即芯片內(nèi)部的總線；后者是的總線，即芯片內(nèi)部的總線；后者是CPU與內(nèi)存與內(nèi)存RAM、ROM和輸入和輸入/輸出設(shè)輸出設(shè)備接口之間進行通訊的通路。備接口之間進行通訊的通路。2.2.按總線的按總線的功能功能可分為：地址總線（可分為：地址總線（ABusABus）、）、數(shù)據(jù)總

3、線（數(shù)據(jù)總線（DBusDBus）、）、控制總線（控制總線（CBusCBus）。）。 3.3.按總線的按總線的層次結(jié)構(gòu)層次結(jié)構(gòu)可分為：可分為：(1)(1) CPUCPU總線，包括地址線總線，包括地址線(CAB)(CAB)、數(shù)據(jù)線數(shù)據(jù)線(CDB)(CDB)和控制線和控制線(CCD)(CCD)，它用來連接它用來連接CPUCPU和控制芯片。和控制芯片。(2) (2) 存貯總線，存貯總線， 包括地址線包括地址線(MAB)(MAB)、數(shù)據(jù)線數(shù)據(jù)線(MDB)(MDB)和控制線和控制線(MCD)(MCD)，用來用來連接存儲控制器和連接存儲控制器和DRAMDRAM。（3） 系統(tǒng)總線，也稱為系統(tǒng)總線，也稱為I/O

4、通道總線，包括地址線通道總線，包括地址線(SAB)、數(shù)據(jù)線數(shù)據(jù)線(SDB)和控制線和控制線(SCB) （即數(shù)據(jù)總線、地址總線和控制總線即數(shù)據(jù)總線、地址總線和控制總線 ）（4）外部總線）外部總線： 用來連接外設(shè)控制芯片，如主機板上的用來連接外設(shè)控制芯片，如主機板上的I/O控制器和鍵盤控制器和鍵盤控制器。包括地址線控制器。包括地址線(XAB)、數(shù)據(jù)線數(shù)據(jù)線(XDB)和控制線和控制線(XCB)。 4.4.按總線按總線在微機系統(tǒng)中的位置在微機系統(tǒng)中的位置可分為：可分為： (1)(1)機內(nèi)總線機內(nèi)總線 : :上面介紹的各類都是機內(nèi)總線。上面介紹的各類都是機內(nèi)總線。(2)機外總線（機外總線（Periphe

5、ral Bus 外設(shè)總線）外設(shè)總線）: 指與外部設(shè)備接口的總指與外部設(shè)備接口的總線，實際上是一種外設(shè)的接口標準。線，實際上是一種外設(shè)的接口標準。二、微機系統(tǒng)總線簡介二、微機系統(tǒng)總線簡介我們要討論的總線主要是系統(tǒng)總線。我們要討論的總線主要是系統(tǒng)總線。PC機上的系統(tǒng)總線又可分為機上的系統(tǒng)總線又可分為ISA、EISA、MCA、VESA、PCI、AGP等多種標準。等多種標準。1.ISA(Industry Standard Architecture)1.ISA(Industry Standard Architecture)總線總線IBMIBM公司為公司為286/AT286/AT電腦制定的總線工業(yè)標準。也

6、稱為電腦制定的總線工業(yè)標準。也稱為ATAT標準。傳送數(shù)據(jù)寬標準。傳送數(shù)據(jù)寬度是度是1616位，工作頻率為位，工作頻率為8MHz8MHz，數(shù)據(jù)傳輸率最高可達數(shù)據(jù)傳輸率最高可達8MB/S8MB/S目前正淡出市場。目前正淡出市場。 2.MCA(Micro Channel Architecture)2.MCA(Micro Channel Architecture)總線總線IBMIBM公司專為其公司專為其PS/2PS/2系統(tǒng)開發(fā)的微通道總線結(jié)構(gòu)。系統(tǒng)開發(fā)的微通道總線結(jié)構(gòu)。由于執(zhí)行的是使用許可證制度，因此未能得到有效推廣。由于執(zhí)行的是使用許可證制度，因此未能得到有效推廣。3.EISA(Extended I

7、ndustry Standard Architecture)3.EISA(Extended Industry Standard Architecture)總線總線EISAEISA集團集團(1988(1988年由年由CompaqCompaq、HPHP、ASTAST、NECNEC、OlivettiOlivetti、ZenithZenith、TandyTandy等組成等組成) )為為3232位位CPUCPU設(shè)計的總線擴展工業(yè)標準。設(shè)計的總線擴展工業(yè)標準。本章第三節(jié)將進一步介紹本章第三節(jié)將進一步介紹EISA的有關(guān)技術(shù)指標。的有關(guān)技術(shù)指標。 4.VESA(Video Electronics Standa

8、rds Association)總線 VESA組織(1992年由IBM、Compaq等發(fā)起，有120多家公司參加)按Local Bus(局部總線)標準設(shè)計的一種開放性總線,簡稱為VL(VESA local bus)總線。它的推出為微機系統(tǒng)總線體系結(jié)構(gòu)的革新奠定了基礎(chǔ)。該總線系統(tǒng)考慮到CPU與主存和Cache 的直接相連，通常把這部分總線稱為CPU總線或主總線，其他設(shè)備通過VL總線與CPU總線相連，所以VL總線被稱為局部總線。它定義了32位數(shù)據(jù)線，且可通過擴展槽擴展到64 位，使用33MHz時鐘頻率，最大傳輸率達132MB/s，可與CPU同步工作。是一種高速、高效的局部總線，可支持386SX、3

9、86DX、486SX、486DX及奔騰微處理器, 但應(yīng)用并不是很廣泛。5. PCI(Peripheral Component 5. PCI(Peripheral Component Interconnect)Interconnect)總線總線PCI總線是由總線是由SIG(Special Interest Group)集團集團推出的總線結(jié)構(gòu)。推出的總線結(jié)構(gòu)。1992年起，先后有年起，先后有Intel、HP、IBM、Apple、DEC、Compaq、NEC等等著名的廠商加盟重新組建。該結(jié)構(gòu)是解決外部著名的廠商加盟重新組建。該結(jié)構(gòu)是解決外部設(shè)備接口的總線，傳送數(shù)據(jù)寬度為設(shè)備接口的總線，傳送數(shù)據(jù)寬度為

10、32位，可以位，可以擴展到擴展到64位，最高工作頻率為位，最高工作頻率為66MHz，數(shù)據(jù)傳，數(shù)據(jù)傳輸率可達輸率可達132MB/S 。目前正廣泛使用著。本章第三節(jié)將進一步介紹目前正廣泛使用著。本章第三節(jié)將進一步介紹PCI的有關(guān)技術(shù)指標。的有關(guān)技術(shù)指標。表2.1.1 ISA、EISA、PCI總線比較ISA總線24位地址線可直接尋址的內(nèi)存容量為16MB8/16位數(shù)據(jù)線最大位寬16位(bit)最高時鐘頻率8MHz最大穩(wěn)態(tài)傳輸率16MB/sEISA總線32位地址域直接尋址范圍為4GB32位數(shù)據(jù)線最大時鐘頻率8.3MHz最大穩(wěn)態(tài)傳輸率 33MB/sPCI總線32位/64位地址/數(shù)據(jù)復(fù)用總線時鐘頻率33.3

11、MHz/66MHz最大數(shù)據(jù)傳輸速率133MB/s時鐘同步方式與CPU及時鐘頻率無關(guān)總線寬度 32位（5V）/64位（3.3V） 上表中這些參數(shù)說明了PCI是當前規(guī)格最高的總線。PCI總線目前最高版本是2.2版，在理論上達到66MHz的時鐘頻率。Intel還推出了新一代PCI總線規(guī)范（稱為PCIX），它主要適用于133MHz總線時鐘頻率的臺式計算機機主板。三、其他總線簡介三、其他總線簡介 由于目前的一些新型接口標準，如由于目前的一些新型接口標準，如USB、IEEE1394等，允許同時連接多種不同的外設(shè)，等，允許同時連接多種不同的外設(shè)，因此也把它們稱為外設(shè)總線。此外，連接顯因此也把它們稱為外設(shè)總線

12、。此外，連接顯示系統(tǒng)的新型接口示系統(tǒng)的新型接口AGP，由于習慣上的原因，由于習慣上的原因（原來的顯示卡插入（原來的顯示卡插入ISA或者或者PCI總線插槽總線插槽中），也被稱為中），也被稱為AGP總線，但是實際上它應(yīng)總線，但是實際上它應(yīng)該是一種接口標準。該是一種接口標準。 1. IEEE 1394總線 IEEE 1394是一種串行接口標準，這種接口標準允許把計算機、外部設(shè)備、各種家用電器非常簡單地連接在一起。從IEEE 1394可以連接多種不同外設(shè)的功能特點來看，也可以稱為總線，即一種連接外部設(shè)備的機外總線。 IEEE 1394的原型是運行在Apple Mac電腦上的Fire Wire(火線)，

13、由IEEE采用并且重新進行了規(guī)范。它定義了數(shù)據(jù)的傳輸協(xié)定及連接系統(tǒng)，可用較低的成本達到較高的性能，以增強電腦與外設(shè)（如硬盤、打印機、掃描儀），與消費性電子產(chǎn)品（如數(shù)碼相機、DVD播放機、視頻電話等）的連接能力。 由于要求相應(yīng)的外部設(shè)備也具有IEEE1394接口功能才能連接到1394總線上，所以直到1995年第3季度Sony推出的數(shù)碼攝像機加上了IEEE接口后，1394才真正引起廣泛的注意。 機外總線將改變當前電腦本身擁有眾多附加插卡、連接線的現(xiàn)狀，它把各種外設(shè)和各種家用電器連接起來。電腦也成為一種普通的家電。 2.USB總線 USB(Universal Serial Bus)稱為通用串行總線，

14、是由Compaq、DEC、IBM、Intel、Microsoft、NEC和NT(北方電訊)七大公司共同推出的新一代接口標準。它和IEEE 1394一樣，也是一種連接外圍設(shè)備的機外總線。 根據(jù)USB規(guī)范，USB傳送速度可達12Mb/s(每秒12兆位)，除了可以與鍵盤、鼠標、MODEM等常見外設(shè)連接外，還可以與ISDN(綜合業(yè)務(wù)數(shù)據(jù)網(wǎng))、電話系統(tǒng)、數(shù)字音響、打印機/掃描儀等低速外設(shè)連接。 從性能上來看，USB在很多方面不如IEEE 1394，但是由于USB有著IEEE 1394無法比擬的價格優(yōu)勢，在一段時間內(nèi)USB將與IEEE 1394共存，分別管理低速和高速外設(shè)。 有關(guān)UBS更詳細內(nèi)容將在串行接

15、口章節(jié)中介紹。 3. AGP（Accelerated Graphics Port） AGP是一種為了提高視頻帶寬而設(shè)計的總線規(guī)范。因為它是點對點連接，即連接控制芯片和AGP顯示卡，因此嚴格說來，AGP不能算是總線，而是一種接口標準，它在主內(nèi)存與顯示卡之間提供了一條直接的通道，使得3D圖形數(shù)據(jù)不通過PCI總線，而直接送入顯示子系統(tǒng)。這樣就能突破由于PCI總線形成的系統(tǒng)瓶頸，從而實現(xiàn)了以相對低價格來達到高性能3D圖形的描繪功能以提高計算機對圖像的處理能力。目前的主板產(chǎn)品大多支持AGP。 本章第三節(jié)將進一步介紹AGP的有關(guān)技術(shù)指標。 4 新型總線和IO技術(shù)介紹 PCI總線因為提供了遠高于ISA總線的

16、數(shù)據(jù)傳輸帶寬而沿用至今。 而當今PC系統(tǒng)已經(jīng) 發(fā)生了很大的變化：微處理器頻率已突破2GHz，內(nèi)存數(shù)據(jù)帶寬達到3.2GBps甚至更高。目前32位的運作于33.3MHZ、數(shù)據(jù)傳輸率只有132MBps的PCI總線顯然成為了系統(tǒng)速度的瓶頸。因此，出現(xiàn)了各種各樣的希望取代PCI的新型總線和IO技術(shù)方案，主要包括PCI-X，InfiniBand、HyperTransport和3GIO。 四、典型的微機系統(tǒng)總線結(jié)構(gòu)四、典型的微機系統(tǒng)總線結(jié)構(gòu) 下面我們將通過了解微機系統(tǒng)結(jié)構(gòu)，從而對總線在計算機系統(tǒng)中的作用和地位有一個較直觀的認識。 隨著微處理器和操作系統(tǒng)的變化，用戶對微機處理的高速性提出了新的要求，為了提高處

17、理器與各部件及部件與部件之間傳輸信息的整體效率，微機系統(tǒng)中采用了十分明確的總線分級結(jié)構(gòu)，在這種結(jié)構(gòu)中，速度差異較大的設(shè)備模塊使用不同速度的總線，而速度相近設(shè)備模塊使用同類總線。各級總線結(jié)構(gòu)即為：CPU總線、局部總線（PCI總線）、系統(tǒng)總線（ISA總線） 結(jié)構(gòu)。連接各級總線的是一些高集成度的多功能橋路芯片，它們可以起到信號速度緩沖、電平轉(zhuǎn)換和協(xié)議轉(zhuǎn)換的作用。 按照芯片組功能和連接方法的劃分，可分為南北橋結(jié)構(gòu)和中心結(jié)構(gòu)。 1 南北橋結(jié)構(gòu)。南北橋結(jié)構(gòu)如圖圖2.1所示，在該結(jié)構(gòu)中，各級總線主要通過兩片橋芯片進行連接。一片稱為北橋的用于連接CPU總線和PCI總線，另一片稱為南橋，用于連接PCI總線和IS

18、A總線。常用的芯片組有Intel公司的440系列，如440BX。其北橋芯片為82443BX，集成有CPU總線接口，支持單、雙處理器，雙處理器可以組成對稱多機處理機（SMP）結(jié)構(gòu)。同時，82443BX還集成了主存控制器、PCI總線接口，PCI仲裁器及AGP接口，并支持系統(tǒng)管理模式（SMM）和電源管理功能，它作為CPU總線與PCI總線的橋梁。其南橋芯片為82371EB，集成了PCI-ISA連接器、IDE控制器、USB控制器、2個增強型DMA控制器、2個8259中斷控制器、8253/8254定時器/計數(shù)器、電源管理邏輯和可選用的I/O APIC等。它作為PCI總線與ISA總線的橋梁 以Pentium

19、個人計算機系統(tǒng)為例，說明各級總線的作用。 （1）CPU總線，也稱CPU存儲器總線，此總線可連接4128MB的主存。主存擴充容量是以內(nèi)存條形式插入主板有關(guān)插座來實現(xiàn)的。CPU總線還接有L2級cache。主存控制器和cache控制器用來管理CPU對主存和cache的存取操作。CPU是這條總線的主控者，但必要時可放棄總線控制權(quán)（如在DMA方式中）。從傳統(tǒng)的觀點看，可以把CPU總線看成是CPU引腳信號的延伸。 （2）PCI總線 ，用于連接高速的IO設(shè)備模塊，如圖形顯示器適配器、網(wǎng)絡(luò)接口控制器、硬盤控制器等。同時，通過“橋”芯片，上面與更高速的CPU總線相連，下面與低速的ISA總線相接。主板上一般有3個

20、PCI總線擴充槽。 （3）ISA總線 ，Pentium個人機使用該總線與低速的IO設(shè)備連接。主板上一般留有34個ISA總線擴充槽，以便使用各種16位8位適配器卡。該總線支持7個DMA通道和15級可屏蔽硬件中斷。另外，ISA總線控制邏輯還通過主板上的片級總線與實時時鐘日歷、ROM、鍵盤和鼠標控制器(8042微處理器)等芯片相連接。 這種通過橋?qū)深惒煌目偩€“粘合”在一起的技術(shù)特別適合于系統(tǒng)的升級換代。這樣，每當CPU芯片升級時，只需改變CPU總線和北橋芯片，其他原有的外圍設(shè)備可自動繼續(xù)工作。 2中心結(jié)構(gòu)。 目前使用ISA總線的慢速外圍設(shè)備已經(jīng)越來越少，新型的設(shè)備都使用了高速的PCI總線，在PC

21、99規(guī)范中已經(jīng)取消了ISA總線，故ISA總線已經(jīng)不是必要的部件了。另外，在南北橋結(jié)構(gòu)中，南北橋芯片之間交換信息要通過PCI總線，使PCI總線呈現(xiàn)一定的擁擠，為了克服這個問題，同時也為了進一步加強PCI總線的作用，Intel公司從810芯片組開始就拋棄了南北橋結(jié)構(gòu)，而采用了中心結(jié)構(gòu)。 在中心結(jié)構(gòu)微機中，芯片組由三個芯片組成：存儲控制中心MCH(Memory Controller Hub) 、I/O控制中心ICH(I/O Controller Hub)和固件中心FWH(Firmware Hub)。 MCH用于提供高速AGP接口、動態(tài)顯示管理、電源管理和內(nèi)存管理功能。 ICH提供了音頻編碼和調(diào)制解調(diào)

22、器編碼接口（AC97）、IDE控制器、USB接口、局域網(wǎng)絡(luò)接口，并與PCI總線及其插槽連接在一起。ICH還和SuperI/O控制器相連，而SuperI/O主要為系統(tǒng)中的慢速設(shè)備（如串口、并口、鍵盤、鼠標等）提供與系統(tǒng)通信的數(shù)據(jù)交換接口。 固件中心FWH包含了主板BIOS、顯示BIOS和可用于數(shù)據(jù)加密、安全認證等領(lǐng)域的硬件隨機數(shù)產(chǎn)生器。四、總線的主要參數(shù)四、總線的主要參數(shù) 1.1.總線的帶寬總線的帶寬總線的帶寬指的是一定時間內(nèi)總線上可傳送的數(shù)據(jù)量，總線的帶寬指的是一定時間內(nèi)總線上可傳送的數(shù)據(jù)量，即我們常說的每秒鐘傳送多少即我們常說的每秒鐘傳送多少MB(MB(兆字節(jié)兆字節(jié)) )的最大穩(wěn)態(tài)數(shù)的最大穩(wěn)

23、態(tài)數(shù)據(jù)傳輸率。據(jù)傳輸率。2.2.總線的位寬總線的位寬總線的位寬指的是總線能同時傳送的數(shù)據(jù)位數(shù)，即我們?？偩€的位寬指的是總線能同時傳送的數(shù)據(jù)位數(shù)，即我們常說的說的3232位、位、6464位等總線寬度的概念。位等總線寬度的概念。3.3.總線的工作時鐘頻率總線的工作時鐘頻率 總線的工作時鐘頻率以總線的工作時鐘頻率以MHzMHz為單位。為單位。工作頻率越高則總線工作速度越快，也即總線帶寬越寬。工作頻率越高則總線工作速度越快，也即總線帶寬越寬?？偩€位寬越寬、總線工作時鐘頻率越高則總線帶寬越大。當總線位寬越寬、總線工作時鐘頻率越高則總線帶寬越大。當然，單方面提高總線的位寬或工作時鐘頻率都只能部分提高然，單

24、方面提高總線的位寬或工作時鐘頻率都只能部分提高總線的帶寬，并容易達到各自的極限。只有兩者配合才能使總線的帶寬，并容易達到各自的極限。只有兩者配合才能使總線的帶寬得到更大的提升?？偩€的帶寬得到更大的提升。表2.1.1 ISA、EISA、PCI總線比較ISA總線24位地址線可直接尋址的內(nèi)存容量為16MB8/16位數(shù)據(jù)線最大位寬16位(bit)最高時鐘頻率8MHz最大數(shù)據(jù)傳輸速率16MB/sEISA總線32位地址域直接尋址范圍為4GB32位數(shù)據(jù)線最大時鐘頻率8.3MHz最大數(shù)據(jù)傳輸速率 33MB/sPCI總線32位/64位地址/數(shù)據(jù)復(fù)用總線時鐘頻率33.3MHz/66MHz最大數(shù)據(jù)傳輸速率133MB

25、/s時鐘同步方式與CPU及時鐘頻率無關(guān)總線寬度 32位（5V）/64位（3.3V） 例如ISA總線,傳送數(shù)據(jù)寬度是傳送數(shù)據(jù)寬度是8/16位位（1/2字節(jié)），字節(jié)），總線時鐘頻率固定為頻率固定為8.33MHz，每，每2個時鐘周期完成一次數(shù)據(jù)個時鐘周期完成一次數(shù)據(jù)的傳送。的傳送。 總線的帶寬總線的帶寬(最大穩(wěn)態(tài)數(shù)據(jù)傳輸率最大穩(wěn)態(tài)數(shù)據(jù)傳輸率) =8.33MHz2Bytes2Cycles=8.33MB/S 最大數(shù)據(jù)傳輸速率：最大數(shù)據(jù)傳輸速率： =總線時鐘頻率總線時鐘頻率數(shù)據(jù)字節(jié)數(shù)數(shù)據(jù)字節(jié)數(shù) =8.33MHz2Bytes=16MB/S2.2 總線的仲裁、定時和數(shù)據(jù)傳總線的仲裁、定時和數(shù)據(jù)傳送模式送模式

26、2.2.1 總線的仲裁總線的仲裁 連接到總線上的功能模塊有主動和被動兩種形連接到總線上的功能模塊有主動和被動兩種形態(tài)。如態(tài)。如CPU模塊，它在不同的時間可以用做主模塊，它在不同的時間可以用做主方，也可用做從方；而存儲器模塊只能用做從方，也可用做從方；而存儲器模塊只能用做從方。主方可以啟動一個總線周期，而從方只能方。主方可以啟動一個總線周期，而從方只能響應(yīng)主方的請求。每次總線操作，只能有一個響應(yīng)主方的請求。每次總線操作，只能有一個主方占用總線控制權(quán)，但同一時間里可以有一主方占用總線控制權(quán)，但同一時間里可以有一個或多個從方。個或多個從方。 除CPU模塊外，IO功能模塊也可提出總線請求。為了解決多個

27、主設(shè)備同時競爭總線控制權(quán)的問題，必須具有總線仲裁部件，以某種方式選擇其中一個主設(shè)備作為總線的下一次主方。 對多個主設(shè)備提出的占用總線請求，一般采用優(yōu)先級或公平策略進行仲裁。例如，在多處理器系統(tǒng)中對各CPU模塊的總線請求采用公平的原則來處理。 對IO模塊的總線請求采用優(yōu)先級策略。被授權(quán)的主方在當前總線業(yè)務(wù)一結(jié)束，即接管總線控制權(quán)，開始新的信息傳送。 主方持續(xù)控制總線的時間稱為總線占用期。 仲裁方式分為集中式仲裁和分布式仲裁兩類。2.2.1.1 集中式仲裁集中式仲裁 (1) 鏈式查詢方式鏈式查詢方式 主要特點是：總線授權(quán)信號BG串行地從一個I/O接口傳送到下一個IO接口。假如BG到達的接口無總線請

28、求，則繼續(xù)往下查詢；假如BG到達的接口有總線請求，BG信號便不再往下查詢。這意味著該IO接口就獲得了總線控制權(quán)。 排列在鏈首的設(shè)備具有最高優(yōu)先級，在鏈末的設(shè)備優(yōu)先級越低。因此，鏈式查詢是通過安排接口設(shè)備的先、后位置來實現(xiàn)優(yōu)先級排隊的。 鏈式查詢方式的優(yōu)點：只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線仲裁，并且這種鏈式結(jié)構(gòu)很容易擴充設(shè)備。 缺點1：對詢問鏈的電路故障很敏感，如果第i個設(shè)備的接口中有關(guān)鏈的電路有故障，那么第i個以后的設(shè)備都不能進行工作。 缺點2：優(yōu)先級是固定的，如果優(yōu)先級高的設(shè)備出現(xiàn)頻繁的請求時，那么優(yōu)先級較低的設(shè)備可能長期不能使用總線。 （2） 計數(shù)器定時查詢方式計數(shù)器定時查詢方式

29、工作原理：總線上的任一設(shè)備要求使用總線時，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計數(shù)器開始計數(shù)，計數(shù)值通過一組地址線發(fā)向各設(shè)備。每個設(shè)備接口都有一個設(shè)備地址判別電路，當?shù)刂肪€上的計數(shù)值與請求總線的設(shè)備地址相一致時，該設(shè)備將BS線置“1”，獲得了總線使用權(quán)，此時中止計數(shù)查詢。 優(yōu)點：每次計數(shù)可以從“0”開始，也可以從中止點開始。如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈式查詢法相同，優(yōu)先級的次序是固定的。如果從中止點開始，則每個設(shè)備使用總線的優(yōu)先級相等。計數(shù)器的初值也可用程序來設(shè)置，這就可以方便地改變優(yōu)先次序 缺點：增加了連線數(shù)量 （3） 獨立請求方式獨立請求

30、方式 每一個共享總線的設(shè)備均有一對總線請求線BRi和總線授權(quán)線BGi。 當設(shè)備要求使用總線時，便發(fā)出該設(shè)備的請求信號。中央仲裁器中有一個排隊電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個設(shè)備的請求，給設(shè)備以授權(quán)信號BGi。 優(yōu)點1：仲裁請求響應(yīng)時間快。 優(yōu)點2：對優(yōu)先次序的控制相當靈活。它可以預(yù)先固定，例如BR0優(yōu)先級最高，BRl次之BRn最低；也可以通過程序來改變優(yōu)先次序；還可以用屏蔽(禁止)某個請求的辦法，不響應(yīng)來自無效設(shè)備的請求。 當代總線標準普遍采用獨立請求方式。 2.2.1.2 分布式仲裁 不需要中央仲裁器，每個潛在的主方功能模塊都有自己的仲裁號和仲裁器。 當它們有總線請求時，把它們唯一

31、的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進行比較。如果仲裁總線上的號大，則它的總線請求不予響應(yīng)，并撤消本身的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上。 是以優(yōu)先級仲裁策略為基礎(chǔ)的一種仲裁方式。222 總線的定時總線的定時 4分離方式定時分離方式定時 1同步定時同步定時2異步定時異步定時3半同步定時半同步定時1同步定時同步定時在同步定時協(xié)議中，事件出現(xiàn)在總線上的時刻由總線時鐘信號來確定。總線周期是固定的，每次傳送一旦開始，主、從設(shè)備都必須嚴格按照時間規(guī)定完成相應(yīng)的動作。 現(xiàn)代微機中的PCI總線就是同步方式總線。 全部系統(tǒng)模塊由單一時鐘信號控制。 優(yōu)點1：電路設(shè)

32、計比較簡單； 優(yōu)點2：完成一次傳輸?shù)臅r間很短， 它不允許主從設(shè)備間有等待，適合于高速設(shè)備的數(shù)據(jù)傳輸。 缺點：它不能滿足高/低速設(shè)備在同一系統(tǒng)中的使用。否則，只能按最慢的設(shè)備來確定總線周期長短或頻帶，這樣高速設(shè)備只能按照低速設(shè)備的速度來進行數(shù)據(jù)傳輸，使整個系統(tǒng)性能下降。2異步定時異步定時 數(shù)據(jù)采用“應(yīng)答式”傳輸。 無系統(tǒng)時鐘信號，而是靠“請求”（REQ）和“應(yīng)答”（ACK）兩根信號線來協(xié)調(diào)傳輸過程。 連接任何外部設(shè)備都不需要考慮該設(shè)備的速度，它根據(jù)模塊的響應(yīng)速度自動調(diào)整響應(yīng)時間。 異步方式的應(yīng)答關(guān)系完全互鎖，REQ和ACK兩個信號是有制約關(guān)系的。主設(shè)備的請求使REQ有效，由從設(shè)備的ACK來響應(yīng)；

33、ACK有效，允許主設(shè)備撤消REQ,只有REQ撤消，最后才撤消ACK；只有ACK已經(jīng)撤消，才允許下一傳輸周期的開始，這保證了數(shù)據(jù)傳輸?shù)目煽啃浴?優(yōu)點：總線周期長度可變。 不把響應(yīng)時間強加到功能模塊上，因而允許快速和慢速的功能模塊都能連接到同一總線上。 缺點1：增加總線的復(fù)雜性和成本。 缺點2：不管從模塊的速度，每完成一次傳輸，主、從模塊之間的互鎖控制信號都要經(jīng)過4個步驟，即請求、響應(yīng)、撤消請求和撤消響應(yīng)，它的傳輸延遲是同步傳輸?shù)膬杀?。因此，異步方式比同步方式要慢，總線的頻帶窄，總線傳輸周期長。 3半同步定時半同步定時 綜合同步和異步傳送的優(yōu)點，是兩者混合的傳送方式。 從總體上看，它是一個同步系統(tǒng)

34、，仍用系統(tǒng)時鐘來定時，利用某個脈沖的上升沿或下降沿判斷某一個信號的狀態(tài)，使得傳輸操作與時鐘同步。 為了克服同步方式的缺點，它允許兩個速度不同的設(shè)備使用像異步方式那樣的傳輸。為此，設(shè)置了一條“等待”(WAIT)或“就緒”(READY)信號線。 對可以嚴格按照時鐘規(guī)定進行傳送的兩個高速設(shè)備的傳輸，等待信號無效，依然按照同步方式傳輸。 如果從模塊是慢速設(shè)備，沒有準備好數(shù)據(jù)傳輸，從模塊會使得WAIT信號有效或READY信號無效，系統(tǒng)用一個適當?shù)臓顟B(tài)時鐘沿檢測這個信號線。如果是WAIT有效(或READY無效)，就自動將總線周期延長一個時鐘周期，強制主模塊等待。下一個時鐘周期繼續(xù)檢測這個信號線，直到檢測到

35、WAIT信號無效(或READY信號有效)才不再延長總線周期。這種方法像異步方式那樣能使不同速度的設(shè)備同時在系統(tǒng)中做數(shù)據(jù)傳輸。 但WAIT信號不是互鎖的，而是單方向的狀態(tài)傳遞，這是和異步方式的不同之處。在I/O讀、寫時插入額外等待時間的情況4分離方式定時分離方式定時 在總線讀周期的尋址階段，到數(shù)據(jù)傳送階段，有一個短暫的時間間隔，用于從模塊執(zhí)行讀命令（取出數(shù)據(jù)）。此時的總線是空閑的。 可以想辦法把這總線的空閑時間也利用起來。 將讀周期分為兩個分離的子周期。 第一個子周期為尋址階段，當有關(guān)的從模塊從總線上得到主模塊發(fā)出的地址、命令及有關(guān)信息后，立即和總線斷開，以便其他模塊可以使用總線。 等到從模塊準

36、備好數(shù)據(jù)后，啟動第二個子周期，由該模塊申請總線，獲準后，將數(shù)據(jù)發(fā)送給原來請求數(shù)據(jù)的主模塊。 兩個子周期均采用同步方式傳送，在占用總線的時候，進行高速的信息傳輸。 分離式傳輸很適合有多個主模塊(如多個處理器或多個DMA設(shè)備)的系統(tǒng)。223 總線數(shù)據(jù)傳送模式總線數(shù)據(jù)傳送模式 當代的總線標準大都能支持以下四類模式的數(shù)據(jù)傳送： 1讀、寫操作 讀操作是由從方到主方的數(shù)據(jù)傳送；寫操作是由主方到從方的數(shù)據(jù)傳送。一般，主方先以一個總線周期發(fā)出命令和從方地址，經(jīng)過一定的延時再開始數(shù)據(jù)傳送總線周期。為了提高總線利用率，減少延時損失，主方完成尋址總線周期后可讓出總線控制權(quán)（分時方式），以使其他主方完成更緊迫的操作。

37、然后再重新競爭總線，完成數(shù)據(jù)傳送總線周期。 塊傳送操作 只需給出塊的起始地址，然后對固定塊長度的數(shù)據(jù)一個接一個地讀出或?qū)懭?。對于CPU(主方)存儲器(從方)而言的塊傳送，常稱為突發(fā)式傳送，其塊長一般固定為數(shù)據(jù)線寬度(存儲器字長)的4倍。例如一個64位數(shù)據(jù)線的總線，一次突發(fā)式傳送塊長可達256位。 3寫后讀、讀修改寫操作 只給出地址一次，或進行先寫后讀操作，或進行先讀后寫操作。前者用于校驗?zāi)康?，后者用于多道程序系統(tǒng)中對共享存儲資源的保護。這兩種操作和突發(fā)式操作一樣，主方掌管總線直到整個操作完成。 4廣播、廣集操作 一般而言，數(shù)據(jù)傳送只在個主方和一個從方之間進行。但有的總線允許一個主方對多個從方進

38、行寫操作，這種操作稱為廣播。與廣播相反的操作稱為廣集，它將選定的多個從方數(shù)據(jù)在總線上完成AND或OR操作，用以檢測多個中斷源。習題：課本第106頁：2、5、6題。2.3 常用總線標準及其主要參數(shù)常用總線標準及其主要參數(shù) 一、概述一、概述 最早的最早的PC總線是總線是IBM公司于公司于1981年推出的基年推出的基于于8位機位機PC/XT的總線，稱為的總線，稱為PC總線?？偩€。1984年年IBM公司推出了公司推出了16位位PC機機PC/AT，其總線稱，其總線稱為為AT總線。然而總線。然而IBM公司從未公布過他們的公司從未公布過他們的AT總線規(guī)格。為了能夠合理地開發(fā)外插接口總線規(guī)格。為了能夠合理地開

39、發(fā)外插接口卡，由卡，由Intel公司，公司，IEEE和和EISA集團聯(lián)合開發(fā)集團聯(lián)合開發(fā)了與了與IBM/AT原裝機總線意義相近的原裝機總線意義相近的ISA總線，總線，即即8/16位的位的“工業(yè)標準結(jié)構(gòu)工業(yè)標準結(jié)構(gòu)”(ISA-Industry Standard Architecture)總線。總線。 ISA總線的主要特點和性能指標總線的主要特點和性能指標 8位ISA的I/O插槽由62個引腳（分A、B兩組）組成（PC/XT、8位微機用），用于8位數(shù)據(jù)的插卡。2.3.1 ISA總線和總線和EISA 總線總線8/16位的ISA擴展插槽除了具有一個8位62線的連接器外，還有一個附加的36線連接器（PC/

40、AT、16位微機用） 。這種擴展I/O插槽既可支持8位的插卡，也可支持16位插卡。 圖圖26 8位ISA擴展I/O 的62個引腳插槽 8/16位的ISA擴展插槽除了具有一個8位62線的連接器外，還有一個附加的36線連接器，這種擴展I/O插槽既可支持8位的插卡，也可支持16位插卡。 ISA總線的主要性能指標如下： I/O地址空間0100H-03FFH24位地址線可直接尋址的內(nèi)存容量為16MB8/16位數(shù)據(jù)線62+36引腳最大數(shù)據(jù)位寬16位(bit)最高時鐘頻率8MHz 總線的帶寬總線的帶寬(最大穩(wěn)態(tài)數(shù)據(jù)傳輸率最大穩(wěn)態(tài)數(shù)據(jù)傳輸率) =8.33MHz2Bytes2Cycles=8.33MB/S最大數(shù)

41、據(jù)傳輸速率16MB/s中斷功能DMA通道功能開放式總線結(jié)構(gòu)，允許多個CPU共享系統(tǒng)資源 A1-A31及B1-B31的62線插槽為8位插卡插槽，它與PC/XT 8位總線完全兼容C1-C18和D1-D18為AT總線增加的36線插槽，它和62線插槽一起供16位插卡使用。EISA總線的主要特點和性能指標總線的主要特點和性能指標 EISA插槽由于要與ISA和EISA插卡兼容，因此在結(jié)構(gòu)上采用了雙層結(jié)構(gòu)，在ISA插槽內(nèi)增加一層插槽。 EISA插槽既與ISA插卡兼容，又與EISA插卡兼容。 在插EISA卡時使用32位數(shù)據(jù)線，能達到33MB/s的傳輸率。 EISA的主要性能指標與ISA相比，有以下優(yōu)點： 開放

42、式結(jié)構(gòu)。EISA和ISA兼容，現(xiàn)有的ISA擴充板可以用于EISA總線上 32位地址線直接尋址范圍為4GB32位數(shù)據(jù)線最大時鐘頻率8.3MHz 最大數(shù)據(jù)傳輸速率 33MB/s四、ISA總線的信號線1地址總線和與其有關(guān)系的信號線組。 SA19SA0：系統(tǒng)地址(System Address Lines) LA 23LA17：不鎖存的地址線(Unlatched Address Lines) BALE：緩沖的地址鎖存允許(Buffered Address Latch Enable)信號線 在BALE為高電平時，SA19SA0和LA 23LA17上的地址信號有效。外設(shè)或存儲器可用它作為時間(即總線上地址有

43、效期間)控制信號。 SA組可以單獨組成20位內(nèi)存地址線，其中低16位也可以構(gòu)成IO地址線，SA和LA組合起來可以構(gòu)成24位內(nèi)存地址線。 SA線與LA線的差別除了位序號外，SA線的地址信號在BALE信號的下降邊時被鎖存，LA線上的信號不被鎖存。 AEN：地址允許(Address Enable)信號線，當該信號為高電平時，表示DMA控制器驅(qū)動地址總線；AEN為低電平時，表示CPU驅(qū)動地址總線。 它作為DMA地址有效的指示信號，也可被外設(shè)或存儲器用作DMA傳送(或非DMA傳送)的控制信號。 MASTER：是一個外部輸入信號端，在它有效期間使地址總線SA和LA、存儲器讀/寫信號MEMR/MEMW和輸入

44、輸出讀寫信號IOR/IOW、REFRESH和SBHE等具有輸入輸出雙向功能信號端為輸入端。 2數(shù)據(jù)總線及其控制信號組 D7D0：系統(tǒng)數(shù)據(jù)總線(System Data Lines)的低8位。 D15D8：系統(tǒng)數(shù)據(jù)總線的高8位。 SBHE：系統(tǒng)總線，高字節(jié)允許(System Bus High Enable)信號線。 該信號有效時表示數(shù)據(jù)線SD15SD8的數(shù)據(jù)信號有效。 這個信號線可以是輸出，也可以是輸入。如果是輸出，意味著它作為一個指示信號表示SD15SD8上的數(shù)據(jù)有效，外部接口邏輯可以利用此信號選擇SD15SD8上的數(shù)據(jù)。如果是外加輸入，必需與MASTER信號聯(lián)合使用。 3 存儲器讀寫控制、輸入

45、輸出設(shè)備讀寫控制、存儲周期和IO周期控制和8位16位控制等信號組 SMEMW ：系統(tǒng)存儲器寫(System Memory Write)。僅在1M字節(jié)存儲空間之內(nèi)寫操作有效。 SMEMR ：系統(tǒng)存儲器讀(System Memory Read)。僅在1M字節(jié)存儲空間之內(nèi)寫操作有效。 MEMW ：存儲器寫(Memory Write)。對全部物理內(nèi)存空間的讀寫操作有效。 MEMR ：存儲器讀(Memory Read)。對全部物理內(nèi)存空間的讀寫操作有效。 以上都是存儲器操作時的寫和讀控制信號。在邏輯上SMEMR和SMEMW取自MEMR和MEMW并受低于l M字節(jié)的地址譯碼信號控制。且系統(tǒng)存儲器讀/寫僅作

46、為輸出信號，由CPU或DMA控制器控制；而MEMR和MEMW可以作為輸出信號線輸出，當與MASTER相配合時，也可以接受外來控制信號作為輸入信號線。 IOR ： IO讀(IO READ) IOW：IO寫(IO WRITE) 以上兩信號為IO讀寫控制信號。在它們的控制下把IO設(shè)備的數(shù)據(jù)置入數(shù)據(jù)總線上或者接收數(shù)據(jù)總線上的數(shù)據(jù)。它們可以作為輸出信號端，由CPU或主機板上的DMA控制器產(chǎn)生和形成。與MASTER相配合時，也可作為輸入信號端，由主機板之外的設(shè)備產(chǎn)生控制信號加入到這些控制端上 MEMCS16 ：存儲器16位片選(MEMORY CHIP SELECTl6)，輸入信號 。 它由LA23LA17

47、譯碼形成。該信號有效，則表明當前數(shù)據(jù)傳送是一個等待狀態(tài)的16位存儲器周期。如果總線上的某一存儲器插卡要傳送16位數(shù)據(jù)，就必須產(chǎn)生一個控制信號加在MEMCS16 端上發(fā)給主機板，通知主機板實現(xiàn)16位數(shù)據(jù)傳送。 IOCS16：IO端口的16位數(shù)據(jù)片選輸入信號。 它由端口地址譯碼形成。如果當前的數(shù)據(jù)傳送是一個等待狀態(tài)的16位IO周期，就必須形成一個控制信號加在 IOCS16端上發(fā)給主機板。 0WS ：零等待狀態(tài)(0 WAIT STATE)，輸入信號。 當該信號有效時，表明無需插入附加的等待周期便能完成當前的數(shù)據(jù)傳送周期。如果控制的是16位總線周期，這個信號應(yīng)取自被讀或?qū)懨钸x通的地址信號。如果控制的

48、是8位總線周期，在用設(shè)備的地址譯碼信號作為讀或?qū)懨钪?，系統(tǒng)時鐘的下降邊時作0WS檢測信號。 IOCHRDY：IO通道準備好(1O CHANNEL READY)，輸入端。 它由IO設(shè)備或外部存儲器產(chǎn)生輸入信號。該信號低電平時意味著外設(shè)或外存沒有準備好，將使IO總線周期或存儲器總線周期進入延長狀態(tài)。IOCHRDY端的低電平信號長度不超過25s。 4 外中斷請求輸入信號輸入端組 IRQ3IRQ7、IRQ9、IRQ10IRQl2、IRQ14、IRQ15：IRQ(Interrupt ReQuest)，是可屏蔽中斷請求輸入端，供外部設(shè)備接口使用。 它們的優(yōu)先級順序為：IRQ序號9、10、11、12、1

49、4、15、3、4、5、6、7。 IOCHRDY ：IO通道校驗(IO CHANNEL CHECK)信號輸入端。IO設(shè)備或接口板上的存儲器如果有奇偶校驗邏輯，其輸出端產(chǎn)生的低電平信號表示校驗有錯，該信號有效使CPU進入不可屏蔽中斷(NMI)。 （5）用于DMA傳送的輸入輸出信號組 DRQ0、DRQ1、DRQ 2、DRQ3、DRQ 5、DRQ 6、DRQ7：輸入信號端。 當外部設(shè)備要申請用DMA傳送方式與存儲器交換信息時發(fā)出的 DMA請求輸入信號。 DACK0、DACK1、DACK2、DACK3、DACK5、DACK6、DACK7 ：輸出信號。輸出DMA請求的回答信號給外部設(shè)備。信號有效時表示 C

50、PU已把總線控制權(quán)交給DMA控制器，可以進行DMA傳送了。 TC：輸出信號端，當DMA控制器的任何一個通道的計數(shù)器計滿時，該端輸出脈沖信號。 （6）雜項信號 REFRESH：刷新指示信號(在主機板控制總線時，該端為輸出端)和刷新控制信號(與MASTER信號相配合，該端為外部信號輸入端)。 CLK：系統(tǒng)時鐘信號輸出端。輸出的信號與微處理器的時鐘周期同步，只應(yīng)用于同步，不能當作固定頻率信號源使用。 OSC：輸出固定頻率14.31818MHz信號，供外部作信號源使用。 RESET DRV：復(fù)位驅(qū)動信號，一方面使主機板內(nèi)各部分復(fù)位，同時在本端輸出正脈沖，供外部設(shè)備復(fù)位使用。 還有十5V、5V、十12V

51、和12V電源輸出端，提供一定的負載電源供接口板邏輯電路使用。GND為地線，用以實現(xiàn)主板與外設(shè)共地端。2.3.2 PCI總線 一、概述 上個世紀90年代，隨著圖形處理技術(shù)和多媒體技術(shù)的廣泛應(yīng)用，在以Windows為代表的圖形用戶接口(GUI)進入PC機之后，要求有高速的圖形描繪能力和I/O處理能力。這不僅要求圖形適配卡要改善其性能，也對總線的速度提出了挑戰(zhàn)。實際上當時外設(shè)的速度已有了很大的提高，如硬磁盤與控制器之間的數(shù)據(jù)傳輸率已達10MB/s以上，圖形控制器和顯示器之間的數(shù)據(jù)傳輸率也達到69MB/s。通常認為I/O總線的速度應(yīng)為外設(shè)速度的35倍。因此原有的ISA、EISA已遠遠不能適應(yīng)要求，而成

52、為整個系統(tǒng)的主要瓶頸。因此對總線提出了更高的性能要求，從而促使了總線技術(shù)進一步發(fā)展。 1991年下半年，Intel公司首先提出了PCI的概念，并聯(lián)合IBM、Compaq、AST、HP、DEC等100多家公司成立了PCI集團，其英文全稱為：Peripheral Component Interconnect Special Interest Group(外圍部件互連專業(yè)組)，簡稱PCISIG。PCI是一種先進的局部總線，已成為局部總線的新標準,廣泛應(yīng)用于現(xiàn)代微機（臺式）、工作站和便攜機。 目前，與PCI總線有關(guān)的協(xié)議的最新版本是PCI總線規(guī)范2.2版本、PCI-PCI橋規(guī)范1.1版本、PCI系統(tǒng)設(shè)

53、計指南1.0版本、PCI BIOS標準2.1版本、PCI總線電源管理接口規(guī)范1.1版本、PCI熱插拔規(guī)范1.1版本和PCI移動設(shè)計指南1.1版本。二、PCI局部總線的主要性能和特點 它獨立于處理器，支持多種處理器。 結(jié)構(gòu)上，它將處理器子系統(tǒng)和外設(shè)分開。為PCI總線設(shè)計的外設(shè)是針對PCI的，可以獨立于處理器設(shè)計和升級，也不會因處理器的變化而使外設(shè)過時。（1） PCI總線的主要性能： 支持10臺外設(shè) 總線時鐘頻率33.3MHz/66MHz 最大數(shù)據(jù)傳輸速率133MB/s 時鐘同步方式 與CPU及時鐘頻率無關(guān) 總線寬度 32位（5V/3.3V）/64位（5V/3.3V） 能自動識別外設(shè) 特別適合與I

54、ntel的CPU協(xié)同工作（2） 其它特點： 具有與處理器和存儲器子系統(tǒng)完全并行操作的能力 具有隱含的中央仲裁系統(tǒng) 采用多路復(fù)用方式（地址線和數(shù)據(jù)線）減少了引腳數(shù) 支持64位尋址 完全的多總線主控能力 提供地址和數(shù)據(jù)的奇偶校驗 可以轉(zhuǎn)換5V和3.3V的信號環(huán)境 2.3.2.3 PCI總線結(jié)構(gòu)連接方式總線結(jié)構(gòu)連接方式 CPU總線和PCI總線由橋接電路（習慣上稱為北橋芯片）相連。 PCI總線和ISA/EISA總線之間也通過橋接電路（習慣上稱為南橋芯片）相連。 其它連接方式，如雙PCI總線 方式、PCI-PCI方式、多處理器服務(wù)器方式等。 四、 PCI插槽和PCI擴展卡 （1） PCI插槽 兩種，一種

55、是32位的，另一種是64位的，而每種插槽又分為5V和3.3V兩種 。 在PC機上使用最多的是5V的32位PCI插槽。 162腳是32位卡槽 。 6394腳是64位卡槽的擴展部分 。（2） PCI插卡 長卡的尺寸是312mm長，高106.68mm 短卡高度不變，長度為174.63mm。2.3.2.5 PCI總線信號定義 PCI總線的信號線共有100根， PCI應(yīng)用系統(tǒng)中、如果某設(shè)備取得了總線控制權(quán),就稱其為“主設(shè)備”；而被主設(shè)備選中以進行通信的設(shè)備稱為“從設(shè)備”或“目標節(jié)點”。 為了實現(xiàn)數(shù)據(jù)處理、尋址、接口控制、仲裁等系統(tǒng)功能，若作為主設(shè)備則需要49條引腳；作為目標的設(shè)備至少需要47條引腳。 可

56、選信號51條。 (1) 系統(tǒng)引線 CLK in：總線時鐘信號。對于所有的PCI設(shè)備均為輸入，為所有PCI上的接口傳輸提供時序。其最高頻率可達33MHz /66MHz，最低頻率一般為0(DC)。這一頻率也稱為PCI的工作頻率。 RST in：復(fù)位信號。用來使PCI專用的特性寄存器和定時器相關(guān)的信號恢復(fù)到規(guī)定的初始狀態(tài)。 (2) 地址和數(shù)據(jù)引線 AD31AD0 t / s：地址、數(shù)據(jù)多路復(fù)用的輸入輸出信號。在FRAME有效時，是地址周期；在IRDY和TRDY 同時有效時，是數(shù)據(jù)周期。 一個PCI總線的傳輸中包含了一個地址周期和一個(或多個)數(shù)據(jù)周期。PCI總線支持突發(fā)式的讀寫功能。 地址周期為一個時鐘周期，在該周期中AD31AD0線上