數(shù)字電路練習(xí)題-1(共12頁)

1、 一、選擇題1234.十進(jìn)制數(shù) 33的余 3碼為( )。A. 00110110 B. 110110二進(jìn)制小數(shù)-0.0110的補(bǔ)碼表示為( ) 。A0.1010 B1.1001 C1.0110兩輸入與非門輸出為 0時(shí)，輸入應(yīng)滿足( )。A兩個(gè)同時(shí)為 1 B兩個(gè)同時(shí)為 0 C兩個(gè)互為相反 D兩個(gè)中至少有一個(gè)為 0C. 01100110D. 100100D1.1010某 4變量卡諾圖中有 9個(gè)“0”方格 7個(gè)“1”方格，則相應(yīng)的標(biāo)準(zhǔn)與或表達(dá)式中共有多少個(gè)與項(xiàng) ( ) ？A 9B7C16D不能確定5.下列邏輯函數(shù)中，與 F = A 相等的是 （ ）。= (A 1)¢D F = (A+0)&#

2、162;4A F = AÅ11B F = A12C F367.設(shè)計(jì)一個(gè) 6進(jìn)制的同步計(jì)數(shù)器，需要( )個(gè)觸發(fā)器。A3 B4 C5下列電路中，屬于時(shí)序邏輯電路的是( )。A編碼器 B半加器 C寄存器D6D譯碼器* = Q¢的是( )。8.下列電路中，實(shí)現(xiàn)邏輯功能Q1JQ1DQ>C1CLK>C1CLKQ¢1KQ¢AB1TQ01DQ>C1CLK>C1CLKQ¢Q¢CD911.以下代碼中為無權(quán)碼的為( ) 。A. 8421BCD碼 B. 5421BCD碼0. 一位十六進(jìn)制數(shù)可以用( ) 位二進(jìn)制數(shù)來表示。A. 1 B.

3、 2 C. 41. 十進(jìn)制數(shù) 25用 8421BCD碼表示為( ) 。A.10 101 B.0010 0101 C.100101C. 2421BCD碼D. 格雷碼D. 16D.1010112. 在一個(gè) 8位的存儲(chǔ)單元中，能夠存儲(chǔ)的最大無符號(hào)整數(shù)是( )。A.（256）10 B.（127）10 C.（FF）16 D.（128）10 113. 與十進(jìn)制數(shù)（53.5）10 不等值的數(shù)或代碼為 ( ) 。A.(0101 0011.0101)8421BCDC.(110101.1)2B.(35.8)16D.(65.5)84. 與八進(jìn)制數(shù)(47.3) 等值的數(shù)為（ ）。8A. (100111.011)2C.

4、(27.3 )16B.(38.375)10D. (100111.11)2115. 當(dāng)描述同步時(shí)序電路的最簡(jiǎn)狀態(tài)表中含有（ ）個(gè)狀態(tài)時(shí)，需要兩個(gè)觸發(fā)器。A 6B 4C 2D 56. 組合邏輯電路的結(jié)構(gòu)特點(diǎn)，表現(xiàn)為（ ）。A有記憶元件，有反饋回路C無記憶元件，有反饋回路B有記憶元件，無反饋回路D無記憶原件，無反饋回路117. 以下表達(dá)式中符合邏輯運(yùn)算法則的是( )。A.C·C=C B.1+1=10 C.0<18. 當(dāng)邏輯函數(shù)有 n個(gè)變量時(shí)，共有( )個(gè)變量取值組合？A. n B. 2n C. n D. 29. 邏輯函數(shù) F=AÅ(AÅ B) = ( ) 。2D.

5、A+1=12n1BB. AC. AÅ BD. (A¢Å B)¢A.220. A+BC= ( ) 。A .A+BB.A+CC.（ A+B）（ A+C）D.B+C1. 在( )輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯 1.A 全 部 輸 入 是 1C. 僅 一 輸 入 是 1B. 任 一 輸 入 是 1D. 全 部 輸 入 是 0222. N個(gè)觸發(fā)器可以構(gòu)成能寄存( )位二進(jìn)制代碼的寄存器。A N-1 B. N C.N+1 D.23. 在下列觸發(fā)器中，有約束條件的是( )。NA.主 從 JK 觸 發(fā) 器C.同 步 RS 觸 發(fā) 器B.主 從 D 觸 發(fā) 器D.邊

6、 沿 D 觸 發(fā) 器224. 一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有( )個(gè)穩(wěn)態(tài)。A.0B.1C.2D.35. 存儲(chǔ) 8位二進(jìn)制信息要( )個(gè)觸發(fā)器。A.26. 對(duì)于 D觸發(fā)器，欲使QA 0 B. 1B.3C.4D.82*= Q，應(yīng)使輸入 D=( )。C.Q D. Q¢227. 對(duì)于 JK觸發(fā)器，若 J=K，則可完成( ) 觸發(fā)器的邏輯功能。D. T¢A. RSB.DC.T8. 欲使 D觸發(fā)器按Q*= Q¢工作，應(yīng)使輸入 D=( )。 A 0B. 1C.Q D. Q¢9. 下列觸發(fā)器中沒有約束條件的是( )。2A.基 本 RS 觸 發(fā) 器C.同 步 RS

7、觸 發(fā) 器B.主 從 RS 觸 發(fā) 器D.邊 沿 D 觸 發(fā) 器3333330. 為實(shí)現(xiàn)將 JK觸發(fā)器轉(zhuǎn)換為 D觸發(fā)器，應(yīng)使( )。= ¢ B. J = D¢,K = D C. J = K = D D. J = K = D¢A J D,K D=1. 邊沿式 D觸發(fā)器是一種( )穩(wěn)態(tài)電路。A.無2. 若在編碼編碼器中有 50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)( )位。A 5 B.6 C.10 D.503. 一個(gè) 16選 1數(shù)據(jù)選擇器，其地址輸入端有（ ）個(gè)。A 1 B.2 C.4 D.164. 一個(gè) 8選 1數(shù)據(jù)選擇器，其數(shù)據(jù)輸入端有 （ ）個(gè)。A 1 B.2 C

8、.3 D.85. 在下列邏輯電路中，不是組合邏輯電路的有( )。A 譯 碼 器 B.編 碼 器 C.全 加 器 D.計(jì) 數(shù) 器B.單C.雙D.多¢6. 用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y = A A + A A ，應(yīng)使 ( )。1 0 1 03A D = D = 0, D = D =1B. D = D =1, D = D = 00 2 1 30213C. D = D = 0, D = D =1D. D = D =1, D = D = 00 1 2 30123337. 同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是( )。A 工 作 速 度 高C 電 路 簡(jiǎn) 單B.觸 發(fā) 器 利 用 率

9、 高D.不 受 時(shí) 鐘 CP 控 制8. 在 N進(jìn)制中，字符 N的取值范圍為：（A 0 N B 1 N9. 下列數(shù)中，最大的數(shù)是 （）。A ( 65 ) 8 B ( 111010 ) 20. 二進(jìn)制數(shù) 1110111.11轉(zhuǎn)換成十進(jìn)制數(shù)是 （A 119. 125 B 119. 3 C 119 . 375 D 119.751. 采用四位比較器（74LS85）對(duì)兩個(gè)四位數(shù)比較時(shí)，最后比較（）。A. 最 高 位 B. 最 低 位 C. 次 高 位 D. 次 低 位2. 要實(shí)現(xiàn)多輸入、單輸出邏輯函數(shù)，應(yīng)選 （）。A.數(shù) 據(jù) 選 擇 器 B. 數(shù) 據(jù) 分 配 器3. 要用 n 位二進(jìn)制數(shù)為 N 個(gè)對(duì)象編

10、碼，必須滿足（）。A. N = 2n B. N 2n N 2nC.4.一 個(gè) 四 輸 入 端 與 非 門 ，使 其 輸 出 為 0 的 輸 入 變 量 取 值 組 合 有（ ）種 。A.15 B.7 C.3 D.15. 把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到（ ）進(jìn)制計(jì)數(shù)器。A.4 B.5 C.9 D.20）C 1 N -1D 0 N-1D ( 3D ) 1634C ( 57 ) 10）44C. 譯 碼 器D. 編 碼 器D. N = n444 46. 同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（ ） 。A.沒 有 觸 發(fā) 器B.沒 有 統(tǒng) 一 的 時(shí) 鐘 脈 沖 控 制C.沒 有

11、 穩(wěn) 定 狀 態(tài)D.輸 出 只 與 內(nèi) 部 狀 態(tài) 有 關(guān)447. 一位 8421BCD 碼計(jì)數(shù)器至少需要（ ）個(gè)觸發(fā)器。A.3 B.4 C.58. 下面邏輯式中，不正確的是()。D.10Å¢ =+ ¢ ¢B A BC (A B)(A C)+=+A (A B) AB A BC (ABC)¢ = A¢B¢C¢¢ = ¢+ ¢+ ¢D (ABC) A B C¢ABC D的相鄰項(xiàng)是（）。459. 邏輯項(xiàng)¢B A BCD¢¢D ABCD

12、2;A ABCDC AB CD0. 11101 的補(bǔ)碼是（）。A. 00011 B. 00010C. 10011D. 10010二、填空題1.時(shí)序邏輯電路中，輸出信號(hào)僅是當(dāng)前狀態(tài)的函數(shù)，而與_無關(guān)的電路稱為 Moore（穆爾）型時(shí)序電路。2345.一個(gè)由 n變量構(gòu)成的最小項(xiàng)有一個(gè) 8路數(shù)據(jù)選擇器有個(gè)。個(gè)地址輸入選擇控制端。個(gè)觸發(fā)器。構(gòu)造一個(gè)同步模 8計(jì)數(shù)器需要觸發(fā)器按觸發(fā)的方式不同一般分三種結(jié)構(gòu)：、的時(shí)和。67.數(shù)字電路按照是否有記憶功能通?？煞譃閮深悾簳r(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為序電路。、。時(shí)序電路和89.觸發(fā)器有個(gè)穩(wěn)態(tài)，存儲(chǔ) 8位二進(jìn)制信息要個(gè)觸發(fā)器。¢+ &

13、#162; =一個(gè)基本 RS觸發(fā)器在正常工作時(shí)，它的約束條件是 R S 1， 則它不允許輸入¢¢S =0. 觸發(fā)器有兩個(gè)互補(bǔ)的輸出端 Q、 Q¢， 定義觸發(fā)器的 1 狀態(tài)為態(tài)為 ， 可見觸發(fā)器的狀態(tài)指的是1. 在一個(gè) CLK脈沖作用下，引起觸發(fā)器兩次或多次翻轉(zhuǎn)的現(xiàn)象稱為觸發(fā)器的發(fā)方式為 式或 式的觸發(fā)器不會(huì)出現(xiàn)這種現(xiàn)象。2. 邏輯代數(shù)又稱為 代數(shù)。最基本的邏輯關(guān)系有且 R =的信號(hào)。1111， 0 狀， 觸三端的狀態(tài).、種。常用的幾種導(dǎo)出的邏輯運(yùn)算為、。3. 邏輯函數(shù)的常用表示方法有、。 114. 邏輯代數(shù)中與普通代數(shù)相似的定律有、。摩根定律又稱為。5. 判斷下列

14、邏輯運(yùn)算說法是否正確。（1） 若X+Y=X+Z，則Y=Z；( )（2） 若XY=XZ，則Y=Z；( )3） 若X Y=X Z，則Y=Z；( )16.組合邏輯電路的特點(diǎn)是任意時(shí)刻的狀態(tài)，而與信號(hào)作用前電路的狀態(tài)7.寫出JK觸發(fā)器的特性方程狀態(tài)僅取決于該時(shí)刻的。1118. 寫出T出發(fā)器的特性方程。9.SD 和RD 為觸發(fā)器的異步置1 和置0 端，若觸發(fā)器異步置0，須使SD=，RD=0.對(duì)于JK 觸發(fā)器，若J=K，則可完成則可完成 觸發(fā)器的邏輯功能。1.為 了 全 面 描 述 時(shí) 序 邏 輯 電 路 的 功 能 ， 必 須 使 用 三 個(gè) 方 程 式 。 它 們，而與和無關(guān)。222觸發(fā)器的邏輯功能；

15、若 K= J¢ ,是、.2.為了把時(shí)序電路的邏輯功能直觀、形象地顯示出來，有時(shí)需要把有輸出方程、狀態(tài)方程和驅(qū)動(dòng)方程表示的邏輯關(guān)系表示成形式。、或的23.半導(dǎo)體存儲(chǔ)器從存取功能上可以分為存儲(chǔ)器和兩種。存儲(chǔ)器。存儲(chǔ)器容量的擴(kuò)展方式有和222222334.十進(jìn)制數(shù)123的二進(jìn)制數(shù)是；十六進(jìn)制數(shù)是。5.100001100001是8421BCD碼，其十進(jìn)制為。6.十進(jìn)制數(shù)35. 5的二進(jìn)制數(shù)是7.邏輯代數(shù)中邏輯變量得取值為；十六進(jìn)制數(shù)是。8.一個(gè)8K*8位的EPROM芯片，它的地址輸入端的個(gè)數(shù)是9.十進(jìn)制數(shù)86的二進(jìn)制數(shù)是 ；8421BCD碼是0.在Y=AB+CD的真值表中，Y1的狀態(tài)有 個(gè)。

16、1.4位二進(jìn)制數(shù)碼可以編成 個(gè)代碼，用這些代碼表示09十進(jìn)制輸?shù)氖畟€(gè)數(shù)碼，必須去掉 代碼。332.描述觸發(fā)器邏輯功能的方法有3.若Q1，J=0，K=1，則Q* =、。34.設(shè)ROM地址為 A A ，輸出為Y Y ，則ROM的容量為。0703 33333445.十進(jìn)制數(shù)3.5的二進(jìn)制數(shù)是6.D觸發(fā)器的狀態(tài)方程為；8421BCD碼是。7.一片64K×8存儲(chǔ)容量的只讀存儲(chǔ)器ROM，有8.動(dòng)態(tài)存儲(chǔ)單元為了防止丟失信息，必須條地址線，有。條數(shù)據(jù)線。9. 全加器是指能實(shí)現(xiàn)兩個(gè)加數(shù)和_三數(shù)相加的算術(shù)運(yùn)算邏輯電路。0. 與非門構(gòu)成的基本 RS 鎖存器的特征方程是 ，約束條件是1. 一個(gè) 2線4線譯碼器，其輸入端的數(shù)目與輸出端數(shù)目相比較，后者較¢。42. J