計算機組成原理-第28+講(習題)

1、12第一題：第一題：設機器字長為設機器字長為8 8位（含位（含1 1位符號位）位符號位）直接寫出直接寫出十進制數十進制數X=-108對應的原對應的原碼、反碼、補碼和移碼碼、反碼、補碼和移碼3第二題：第二題：已知已知X=0.1001，Y=0.1101，分別，分別用原碼一位乘、原碼二位乘計算用原碼一位乘、原碼二位乘計算X*Y的積的積4第三題：第三題：已知已知X=0.1001，Y=0.1101，用加，用加減交替法原碼一位除計算的減交替法原碼一位除計算的商和余數。商和余數。5第四題：第四題：設浮點數階碼取設浮點數階碼取3 3位，尾數取位，尾數取4 4位位（均不含符號位），要求階碼用移（均不含符號位），

2、要求階碼用移碼運算，尾數用原碼一位乘運算，碼運算，尾數用原碼一位乘運算，計算計算X XY Y，且結果保留，且結果保留1 1倍字長。倍字長。 X=2X=2-011-011(-0.1001)(-0.1001) Y=2 Y=2101101(-0.1101)(-0.1101)6第五題：第五題：已知已知4位信息為，求其海明位信息為，求其海明碼的值碼的值7第六題：第六題：一個一個4 4體低位交叉的存儲器，假設存體低位交叉的存儲器，假設存取周期為取周期為T T，CPUCPU每隔每隔1/41/4存取周期啟存取周期啟動一個存儲體，試問依次訪問動一個存儲體，試問依次訪問3232個個字需要多少個存取周期。字需要多少

3、個存取周期。8第七題：第七題：用用8 88位的位的RAM芯片（芯片內是芯片（芯片內是256256結構），設計結構），設計328位的存儲器。位的存儲器。（）采用分散刷新方式，如單元刷新間隔不超過（）采用分散刷新方式，如單元刷新間隔不超過2ms，則，則刷新信號的周期是多少？刷新信號的周期是多少？（）如采用集中刷新方式，設讀（）如采用集中刷新方式，設讀/寫周期寫周期T=0.1s，存儲器，存儲器刷新一遍最少用多少時間？刷新一遍最少用多少時間？ （3）需要少這樣的）需要少這樣的RAM芯片？芯片？ （4）畫出存儲器的邏輯圖）畫出存儲器的邏輯圖 （5）如果采用多體交叉存儲方案，地址線應如何分配？）如果采用多

4、體交叉存儲方案，地址線應如何分配？9l第八題：第八題：l設設CPU共有共有16根地址線，根地址線，8根數據線，并用根數據線，并用MREQ作訪存控制信號，作訪存控制信號，R/W作讀作讀/寫信號?，F有這些存儲寫信號。現有這些存儲芯片：芯片：ROM（2K8位，位，4K4位，位，8K8位），位），RAM（1K4位，位，2K8位，位，4K8位）及位）及74138譯譯碼器和其它門電路（門電路自定）。碼器和其它門電路（門電路自定）。l試從上述規(guī)格中選用合適的芯片，畫出試從上述規(guī)格中選用合適的芯片，畫出CPU和存儲和存儲器芯片連接圖。要求如下：器芯片連接圖。要求如下：l（1）最?。┳钚?K地址為系統程序區(qū)，地

5、址為系統程序區(qū)，409616383地地址范圍為用戶程序區(qū)。址范圍為用戶程序區(qū)。l（2）指出選用的存儲芯片類型及數量。）指出選用的存儲芯片類型及數量。l（3）詳細畫出片選邏輯。）詳細畫出片選邏輯。10l第九題：第九題：l某指令系統字長為某指令系統字長為16位，操作數地址碼位，操作數地址碼取取4位，試提出一種方案，使該指令系統位，試提出一種方案，使該指令系統有有11條三地址指令、條三地址指令、32條二地址指令、條二地址指令、108條一地址指令。條一地址指令。 11l第十題：第十題：l一種二進制一種二進制RS型型32位的指令結構如下：位的指令結構如下：其中其中OP為操作碼字段，為操作碼字段，X為尋址

6、模式字段，為尋址模式字段，D為偏為偏移量字段，其尋址模式定義和有效地址移量字段，其尋址模式定義和有效地址E算法及說算法及說明列表如下：請寫出種尋址方式的名稱。明列表如下：請寫出種尋址方式的名稱。尋址方式尋址方式有效地址算法有效地址算法說明說明（）（）（）（）（）（）（）（）為程序計數器為程序計數器12l下圖所示為雙總線結構機器的數據通路，下圖所示為雙總線結構機器的數據通路，IR為指令寄存器，為指令寄存器，PC為程序計數器為程序計數器（具有自增功能），（具有自增功能），M為主存（受為主存（受R/W#信號控制），信號控制），AR為地址寄存器，為地址寄存器，DR為數據緩沖寄存器，為數據緩沖寄存器，A

7、LU由加、減控制信號決定完成何種操作，控制信號由加、減控制信號決定完成何種操作，控制信號G控制的是一個門電路。另外，線上標注有小圈表示有控制信號，例中控制的是一個門電路。另外，線上標注有小圈表示有控制信號，例中yi表示表示y寄存器的輸入控制信號，寄存器的輸入控制信號，R1o為寄存器為寄存器R1的輸出控制信號，未標字符的線為的輸出控制信號，未標字符的線為直通線，不受控制。直通線，不受控制。l利用該結構機器實現利用該結構機器實現“ADDR2,R1”指令功能，指出其指令周期及每周期所指令功能，指出其指令周期及每周期所需控制信號。假設該指令的地址已放入需控制信號。假設該指令的地址已放入PC中，并在流程

8、圖每一個中，并在流程圖每一個CPU周期右周期右邊列出相應的微操作控制信號序列。（邊列出相應的微操作控制信號序列。（第十一題第十一題 ）13l設設CPU內部結構如下圖所示，內部結構如下圖所示，此外還設有此外還設有B、C、D、E、H、L 6個寄存器，它們各自的輸個寄存器，它們各自的輸入和輸出端都與內部總線相通，入和輸出端都與內部總線相通，并分別受控制信號控制（如并分別受控制信號控制（如Bi為寄存器為寄存器B的輸入控制，的輸入控制，Bo為為寄存器寄存器B的輸出控制）。的輸出控制）。CU為為控制信號產生部件，控制信號產生部件，MAR為存為存儲器地址寄存器，儲器地址寄存器，MDR為存儲為存儲器數據寄存器

9、。要求從取指令器數據寄存器。要求從取指令開始，畫出開始，畫出ADD B,C (B)+(C)B)指令的指令周期指令的指令周期信息流程圖，并列出相應的控信息流程圖，并列出相應的控制信號序列。（假設該指令的制信號序列。（假設該指令的地址已放入地址已放入PC中）（第十二題）中）（第十二題）14l第十三題：第十三題：l指令流水線有取指令（指令流水線有取指令（IF）、譯碼（）、譯碼（ID）、）、執(zhí)行（執(zhí)行（EX）、寫回（）、寫回（WB）四個過程段，）四個過程段，共有條指令連續(xù)輸入此流水線。共有條指令連續(xù)輸入此流水線。畫出流水線時空圖，假設時鐘周期畫出流水線時空圖，假設時鐘周期100ns。求流水線的實際吞吐

10、率和加速比。求流水線的實際吞吐率和加速比。15l按按“增量與下址字段增量與下址字段”方式原理圖說明各種后繼微方式原理圖說明各種后繼微地址的產生情況地址的產生情況 （第十四題）（第十四題）微程序CT置數入口譯碼器PC控制存儲器CSBCF(7)RRCT CT=0 -1BCF（6）*=BCF（6）BCF（7）+1*IRCT=0BAF PC結果=0溢出操作碼地址碼.控制字段BCFBAF譯碼器01234567“增量與下址字段”方式的原理圖BCF（5）16l第十五題：第十五題：l某程序對頁面要求的序列為某程序對頁面要求的序列為P6P4P8P4P3P6P3P4P7P3P4P6P4P3P6，設主，設主存容量為

11、存容量為4個頁面，求用和替換算個頁面，求用和替換算法時各自的命中率法時各自的命中率(假設開始時主存為空假設開始時主存為空)。17l第十六題：第十六題：l某計算機存儲器按字節(jié)尋址，設主存容量為某計算機存儲器按字節(jié)尋址，設主存容量為KB，Cache容量為容量為KB，每塊有個字，每字，每塊有個字，每字64位。位。 若若Cache采用直接映射方式，請給出主存地址字段中各段采用直接映射方式，請給出主存地址字段中各段的位數。的位數。若若Cache采用四路組相聯映射，請給出主存地址字段中各采用四路組相聯映射，請給出主存地址字段中各段的位數。段的位數。（3）若）若Cache采用全相聯映射，請給出主存地址字段中

12、各段采用全相聯映射，請給出主存地址字段中各段的位數。的位數。18l第十七題：第十七題：l設磁盤組有設磁盤組有11個盤片，每片有個盤片，每片有2個記錄面；存儲區(qū)個記錄面；存儲區(qū)域內直徑域內直徑2.36英寸，外直徑英寸，外直徑5.00英寸；道密度為英寸；道密度為1250TPI，內層位密度為，內層位密度為52400bpi，轉速為，轉速為2400rpm，問：，問：l（1）有多少存儲面可用？）有多少存儲面可用？l（2）共有多少圓柱面？）共有多少圓柱面？l（3）每道存儲多少字節(jié)？）每道存儲多少字節(jié)？l（4）磁盤組總存儲容量是多少？）磁盤組總存儲容量是多少？l（5）每扇區(qū)存儲）每扇區(qū)存儲2KB數據，在尋址命

13、令中如何表數據，在尋址命令中如何表示磁盤地址？示磁盤地址？l（6）數據傳輸率是多少？）數據傳輸率是多少？19l第十八題：第十八題：l設高密度軟盤，每面設高密度軟盤，每面80個磁道，每磁道個磁道，每磁道15個扇區(qū)，個扇區(qū)，每扇區(qū)存儲每扇區(qū)存儲512B。已知磁盤的轉速為。已知磁盤的轉速為360rpm，現，現要在一個磁道上寫入要在一個磁道上寫入4096B數據，平均需要多少時數據，平均需要多少時間？（假設找道時間間？（假設找道時間20ms50ms）。）。20l第十九題：第十九題：l設寫入代碼為設寫入代碼為100010111，試分別畫出，試分別畫出RZ、NRZ1、PM、FM、MFM的寫入電流波形，并指出

14、哪些具的寫入電流波形，并指出哪些具有自同步能力。有自同步能力。 21l第二十題：第二十題：l某總線在一個總線周期中并行傳送個字節(jié)的數某總線在一個總線周期中并行傳送個字節(jié)的數據，假設一個總線周期等于一個總線時鐘周期，據，假設一個總線周期等于一個總線時鐘周期，總線時鐘頻率為總線時鐘頻率為MHz，總線帶寬是多少，總線帶寬是多少?22l第二十一題：第二十一題：l在異步串行傳送系統中，字符格式為：在異步串行傳送系統中，字符格式為：1個起始個起始位、位、8個數據位、個數據位、1個校驗位、個校驗位、1個終止位。若要個終止位。若要求每秒傳送求每秒傳送120個字符，試求傳送的波特率和比個字符，試求傳送的波特率和

15、比特率。特率。l（波特率是指單位時間內傳輸的二進制數據的位（波特率是指單位時間內傳輸的二進制數據的位數；比特率是指單位時間內傳輸的二進制數據的數；比特率是指單位時間內傳輸的二進制數據的有效位數。）有效位數。）23l第二十二題：第二十二題：l假定某外設向假定某外設向CPU傳送數據，最高頻率為傳送數據，最高頻率為40K次次/秒，而相應的中斷處理程序的執(zhí)行時間為秒，而相應的中斷處理程序的執(zhí)行時間為40s，問該外設是否可采用中斷方式工作并說明理由。問該外設是否可采用中斷方式工作并說明理由。24設某模型機可以實現設某模型機可以實現4級中斷請求，級中斷請求，4級中斷請求的級中斷請求的優(yōu)先級別由高到低為優(yōu)先級別由高到低為1234的順序。若在的順序。若在CPU執(zhí)行主程序過程中同時出現了執(zhí)行主程序過程中同時出現了3個中斷請求個中斷請求2、3和和4，處理完這些中斷請求后，又出現了中斷請，處理完這些中斷請求后，又出現了中斷請求求2，在執(zhí)行此，在執(zhí)行此2級中斷服務程序時，又出現了第級中斷服務程序時，又出現了第1級的中斷請求級的中斷請求1，請在下圖基礎上畫出實現上述中，請在下圖基礎上畫出實現上述中斷處理過程的示意圖。（第二十三題）斷處理過程的示意圖。（第二十三題）25