組成原理課件 - 計算機中的邏輯部件和運算器

1、知知 識識 回回 顧顧1 1、敘述浮點加減法運算的步驟有哪些？、敘述浮點加減法運算的步驟有哪些？2 2、敘述浮點乘除法運算的步驟有哪些？、敘述浮點乘除法運算的步驟有哪些？3 3、浮點四則運算時出現(xiàn)哪些情況時需要進行、浮點四則運算時出現(xiàn)哪些情況時需要進行 規(guī)格化處理？規(guī)格化處理？4 4、浮點四則運算第幾步為舍入操作？方法有、浮點四則運算第幾步為舍入操作？方法有 幾種？幾種？ 3-1 3-1 計算機中常用的邏輯部件計算機中常用的邏輯部件 3-2 3-2 算術(shù)運算單元算術(shù)運算單元ALUALU 3-3 3-3 運算器運算器AM2901AM2901 第第3 3章章 計算機的常用邏輯部件計算機的常用邏輯部

2、件 和運算器和運算器 31 31 計算機中常用的組合邏輯電路計算機中常用的組合邏輯電路 XnYnHn000011101110+XnXnYnYnHnHnXnXnYnYnHnHnHAXnXnYnYnHnHnHn= Xn Yn+ XnYn =Xn Yn邏輯電路的輸出狀態(tài)僅與當(dāng)時的輸入狀態(tài)有關(guān)，邏輯電路的輸出狀態(tài)僅與當(dāng)時的輸入狀態(tài)有關(guān)，而與過去的輸入狀態(tài)無關(guān)。而與過去的輸入狀態(tài)無關(guān)。不考慮低位傳來的進位輸入，只有本位的兩個數(shù)碼不考慮低位傳來的進位輸入，只有本位的兩個數(shù)碼Xn 和和Yn相加，產(chǎn)生一個半加和相加，產(chǎn)生一個半加和Hn的邏輯電路。的邏輯電路。 1、半加器：、半加器：（1）真值表）真值表組合邏輯

3、電路：組合邏輯電路：一、加法器（一、加法器（half adder）（3）邏輯電路）邏輯電路（2）邏輯表達(dá)式）邏輯表達(dá)式（4）邏輯符號）邏輯符號 XnYnCn-1FnCn0000000110010100110110010101011100111111FAXnXnYnYn Cn-1Cn-1FnFnCnCnXnXnYnYnCn-1Cn-1FnFn2、全加器：、全加器：（full adder）考慮進位輸入時，兩個數(shù)碼考慮進位輸入時，兩個數(shù)碼Xn、Yn及進位數(shù)碼及進位數(shù)碼Cn-1相相 加產(chǎn)生一個全加和加產(chǎn)生一個全加和Fn和進位和進位Cn的邏輯電路。的邏輯電路。（1）真值表）真值表（3）邏輯電路）邏輯電路

4、（2）邏輯表達(dá)式）邏輯表達(dá)式（4）邏輯符號）邏輯符號 =XnYnCn-1+ XnYnCn-1 + XnYnCn-1 + XnYnCn-1 =XnYn+XnCn-1+YnCn-1 =XnYn+（Xn+Yn）Cn-1Cn =XnYnCn-1+ XnYnCn-1 + XnYnCn-1 + XnYnCn-1 = Xn Yn Cn-1Fn二、二、N位加法器位加法器 完成兩個二進制數(shù)完成兩個二進制數(shù)A=Xn-1Xn-2X1X0和和B=Yn-1Y1Y0相加，求得和相加，求得和Fn=Fn-1Fn-2F1F0的器件。的器件。1、串行加法器、串行加法器 在串行加法器中，只有一個全加器，數(shù)據(jù)逐位串行送入加法器在串行

5、加法器中，只有一個全加器，數(shù)據(jù)逐位串行送入加法器進行運算。進行運算。0 1 CFA0 10 10 10 1CLKAB計數(shù)器計數(shù)器 A A、B B是兩個具有移位功能的是兩個具有移位功能的n n 位寄存器，用來存放已知的被加位寄存器，用來存放已知的被加數(shù)和加數(shù)，數(shù)和加數(shù)，F(xiàn)AFA是一個全加器，是一個全加器，C C用來保存進位信號的觸發(fā)器，其初用來保存進位信號的觸發(fā)器，其初始值為始值為0 0。CLKCLK為時鐘，每一節(jié)拍完成的工作是，為時鐘，每一節(jié)拍完成的工作是，A A、B B最低位送最低位送FAFA，與上次進位相加。本次運算的結(jié)果送與上次進位相加。本次運算的結(jié)果送A A寄存器的最高位，進位送觸發(fā)寄

6、存器的最高位，進位送觸發(fā)器器C C，同時，同時A A、B B右移一位。右移一位。CLKCLK的作用下，減的作用下，減1 1，當(dāng)計數(shù)器為，當(dāng)計數(shù)器為0 0時，加時，加法運算結(jié)束，在法運算結(jié)束，在A A寄存器中得到兩數(shù)之和。寄存器中得到兩數(shù)之和。 FAX Xn-1n-1Y Yn-1n-1F Fn-1n-1C Cn-1n-1FAX Xn-2n-2Y Yn-2n-2F Fn-2n-2C Cn-2n-2FAX X1 1Y Y1 1F F1 1C C1 1FAX X0 0Y Y0 0F F0 0C C0 0C C-1 -1.（1）N位串行進位加法器位串行進位加法器 由由Cn = XnYn +（Xn+Yn）

7、Cn-1可知，可知，第第n n位的進位位的進位C Cn與第與第n-1n-1位有關(guān)，第位有關(guān)，第i i 1 1位與位與i i 2 2位有關(guān)，位有關(guān)，.最后一位最后一位C C1與與C C0有關(guān)，有關(guān)，（高一級進位是低一級進位的函數(shù)）逐次連接起來，這個鏈叫串（高一級進位是低一級進位的函數(shù)）逐次連接起來，這個鏈叫串行進位鏈。采用串行進位鏈的加法器為串行進位加法器。行進位鏈。采用串行進位鏈的加法器為串行進位加法器。特點：特點： 簡單清晰，運算速度很慢。簡單清晰，運算速度很慢。FAFAFAFA2、并行加法器、并行加法器 并行加法器由多個全加器組成，其位數(shù)的多少取決于機器的字并行加法器由多個全加器組成，其位

8、數(shù)的多少取決于機器的字長，數(shù)據(jù)的各位同時運算。并行加法可同時對數(shù)據(jù)的各位相加，由長，數(shù)據(jù)的各位同時運算。并行加法可同時對數(shù)據(jù)的各位相加，由于多個全加器的進位輸出是另一個全加器的進位輸入，因而并行加于多個全加器的進位輸出是另一個全加器的進位輸入，因而并行加法器中法器中進位信號的傳遞問題進位信號的傳遞問題是影響全加器本身速度的主要因素。是影響全加器本身速度的主要因素。練習(xí)：已知練習(xí)：已知n=4寫出串行進位加法器的各進位信號的表達(dá)式寫出串行進位加法器的各進位信號的表達(dá)式進位鏈：進位信號的產(chǎn)生與傳遞邏輯進位鏈：進位信號的產(chǎn)生與傳遞邏輯 （2）并行進位加法器）并行進位加法器 第第i 位進位信號：位進位信

9、號： Ci = XiYi +（Xi+Yi）Ci-1 進位生成信號：進位生成信號： Gi= XiYi 含義：當(dāng)含義：當(dāng)Xi、Yi均為均為1時，不管有無進位輸入，定會產(chǎn)生向高時，不管有無進位輸入，定會產(chǎn)生向高 位的進位。位的進位。 進位傳播信號：進位傳播信號：Pi=Xi+Yi 含義：當(dāng)含義：當(dāng)Xi、Yi中有一個為中有一個為1時，若有進位輸入，則本位向高時，若有進位輸入，則本位向高 位傳送進位。位傳送進位。 以以Gi和和Pi為輸入的進位信號為輸入的進位信號Ci = Gi + PiCi-1C0 = G0 + P0 C-1C1 = G1 + P1 C0C2 = G2 + P2 C1C3 = G3 + P

10、3 C2C0 =G0+P0C-1C1 =G1+P1G0+P1P0C-1C2 =G2+P2G1+P2P1G0 + P2P1P0C-1C3 =G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C-1練習(xí)練習(xí)1：寫出以：寫出以Gi、Pi 和和Ci-1為輸入的為輸入的C0、C1、C2、C3的輸出邏的輸出邏 輯表達(dá)式輯表達(dá)式練習(xí)練習(xí)2：寫出以：寫出以Gi和和Pi和和C-1為輸入的為輸入的C0、C1、C2、C3的輸出邏輯的輸出邏輯 表達(dá)式表達(dá)式 并行進位加法器并行進位加法器 每一位進位信號的生成均由操作數(shù)及最低進位信號每一位進位信號的生成均由操作數(shù)及最低進位信號C-1C-1直接決定，直接決定

11、，進位信號間不發(fā)生聯(lián)系，這種進位電路稱為并行進位鏈。進位信號間不發(fā)生聯(lián)系，這種進位電路稱為并行進位鏈。特點：特點： 結(jié)構(gòu)復(fù)雜，運算速度快。結(jié)構(gòu)復(fù)雜，運算速度快。* *練習(xí)練習(xí) 1 1、寫出四位并行加法以、寫出四位并行加法以Pi Pi、GiGi和和C-1C-1為輸入信號的為輸入信號的Ci Ci 邏輯表邏輯表 達(dá)式，達(dá)式， 并畫出邏輯電路圖。并畫出邏輯電路圖。* *作業(yè)作業(yè) 1 1、寫出四位并行加法以、寫出四位并行加法以Pi Pi、GiGi和和C-1C-1為輸入信號的為輸入信號的Ci Ci 邏輯表邏輯表 達(dá)式，并畫出邏輯電路圖。達(dá)式，并畫出邏輯電路圖。 2 2、寫出全加器的功能表、邏輯表達(dá)式，并畫

12、出由基本與、寫出全加器的功能表、邏輯表達(dá)式，并畫出由基本與、 或、非門組成的邏輯電路和邏輯符號。或、非門組成的邏輯電路和邏輯符號。+C3C2C1C0 x3x2x1x0y3y2y1G0c-1y0G 10G2G3P2P3P1P0練習(xí)：如下圖所示，寫出以練習(xí)：如下圖所示，寫出以Pi、Gi 和和C-1為輸入的為輸入的Ci的邏輯表達(dá)式的邏輯表達(dá)式 C0=P0+G0C-1C0=P0+G0C-1C1=P1+G1P0+G1G0C-1C1=P1+G1P0+G1G0C-1C2=P2+G2P1+G2G1P1 +G2G1G0C-1C2=P2+G2P1+G2G1P1 +G2G1G0C-1C3=P3+G3P2+G3G2P

13、1+G3G2G1P0+G3G2G1G0C-1C3=P3+G3P2+G3G2P1+G3G2G1P0+G3G2G1G0C-1+G3P3G2P2G1P1G0 C-1P0C2C1C0C3單重分組跳躍進位單重分組跳躍進位 將將n n位全加器分成若干小組，組內(nèi)進位同時產(chǎn)生位全加器分成若干小組，組內(nèi)進位同時產(chǎn)生（組內(nèi)并行進位），組間采用串行進位傳遞（組間串行進（組內(nèi)并行進位），組間采用串行進位傳遞（組間串行進位）。位）。C0C0C1C1C2C2C3C3C4C4C5C5C6C6C7C7C8C8C9C9C10C10C11C11C12C12C13C13C14C14C15C15C16C16P1P1G1G1P4P4G

14、4G4P5P5G5G5P8P8G8G8P9P9G9G9P12P12G12G12P13P13G13G13P16P16G16G16雙重分組跳躍進位雙重分組跳躍進位 將將n位全加器分成幾個大組，每個大組又包含幾個小組，大位全加器分成幾個大組，每個大組又包含幾個小組，大組之間采用串行進位，各個大組中的小組的是高位進位是同時的組之間采用串行進位，各個大組中的小組的是高位進位是同時的并且小組內(nèi)其他進位也是同時形成的，但小組內(nèi)最高位與其他位并且小組內(nèi)其他進位也是同時形成的，但小組內(nèi)最高位與其他位并不是同時進位的。并不是同時進位的。C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1P0C0

15、令令G1*= G4+P4G3+P4P3G2+P4P3P2G1 P1*=P4P3P2P1P0 可得可得C4=G1*+P1*C0同理得同理得 C8=G2*+P2*C4 C12=G3*+P3*C8 C16=G4*+P4*C12 其中其中Gi*為小組的本地進位，為小組的本地進位，Pi*是將低位是將低位C0、C4等傳到高位等傳到高位小組的條件。將小組的條件。將C4代入代入C8、C8代入代入C12、C12代入代入C16得到關(guān)于得到關(guān)于C0和和Pi*及及Gi*表達(dá)式表達(dá)式進位產(chǎn)生次序進位產(chǎn)生次序第二重進位鏈第二重進位鏈第一組第一組C0C0C1C1C2C2C3C3P1P1G1G1P4P4G4G4 P1 P1*

16、 *G1G1* *第二組第二組C6C6C7C7G5G5P8P8G8G8 P2 P2* *G2G2* *第三組第三組C10C10C11C11G9G9P12P12G12G12 P3 P3* *G3G3* *第四組第四組C14C14C15C15G13G13P16P16G16G16 P4 P4* *G4G4* *P13P13P9P9P5P5C16C16C12C12C8C8C4C4C5C5C9C9C13C131、產(chǎn)生第、產(chǎn)生第1小組的小組的C1、C2、C3及各組本地進位及各組本地進位Gi*和傳遞條件和傳遞條件Pi*2、產(chǎn)生組間的進位信號、產(chǎn)生組間的進位信號C4、C8、C12、C163、產(chǎn)生第、產(chǎn)生第2、

17、3、4小組的小組的C5、C6、C7；C9、C10、C11；C13、 C14、C15。至此進位信號全部形成，和數(shù)也隨之產(chǎn)生。至此進位信號全部形成，和數(shù)也隨之產(chǎn)生。 知識回顧知識回顧1、說明串行加法器和并行加法器的區(qū)別？、說明串行加法器和并行加法器的區(qū)別？2、影響加法器運算速度的關(guān)鍵問題時什么？、影響加法器運算速度的關(guān)鍵問題時什么？ 可采取的改進措施有哪些？理論依據(jù)是可采取的改進措施有哪些？理論依據(jù)是 什么？什么？1、說明串行加法器和并行加法器的區(qū)別？、說明串行加法器和并行加法器的區(qū)別？ 在串行加法器中，只有一個全加器，數(shù)據(jù)逐位串行在串行加法器中，只有一個全加器，數(shù)據(jù)逐位串行送入加法器進行運算。送

18、入加法器進行運算。0 1 CFA0 10 10 10 1CLKAB計數(shù)器計數(shù)器 在并行加法器中有在并行加法器中有n n個全加器，數(shù)據(jù)并行同時輸入個全加器，數(shù)據(jù)并行同時輸入n n個全加器中進行運算，根據(jù)進位信號產(chǎn)生方式的不同可個全加器中進行運算，根據(jù)進位信號產(chǎn)生方式的不同可分為串行進位的加法器和并行進位的加法器。分為串行進位的加法器和并行進位的加法器。 而且在并行進位的加法器中又分為單重分組跳躍進位和而且在并行進位的加法器中又分為單重分組跳躍進位和多重分組跳躍進位兩種方式。多重分組跳躍進位兩種方式。 可采用單重或多重分組跳躍進位的方法，從不僅使可采用單重或多重分組跳躍進位的方法，從不僅使每個小組

19、內(nèi)部為并行進位，而且使各個小組之間的每個小組內(nèi)部為并行進位，而且使各個小組之間的進位關(guān)系也為并行進位。進位關(guān)系也為并行進位。C0 =G0+P0C-1C1 =G1+P1G0+P1P0C-1C2 =G2+P2G1+P2P1G0 + P2P1P0C-1C3 =G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C-1進位信號：進位信號： Ci = XiYi +（Xi+Yi）Ci-1以以Gi、Pi和和Ci-1為輸入的進位信號為輸入的進位信號Ci = Gi + PiCi-1或以或以Gi、Pi和和Ci-1為輸入的進位信號為輸入的進位信號Ci = Gi+PiCi-1+G3P3G2P2G1P1G0

20、 C-1P0C2C1C0C3+C3C2C1C0 x3x2x1x0y3y2y1G0c-1y0G 10G2G3P2P3P1P0練習(xí)：如下圖所示，寫出以練習(xí)：如下圖所示，寫出以Pi、Gi 和和C-1為輸入的為輸入的Ci的邏輯表達(dá)式的邏輯表達(dá)式 C0=P0+G0C-1C0=P0+G0C-1C1=P1+G1P0+G1G0C-1C1=P1+G1P0+G1G0C-1C2=P2+G2P1+G2G1P1 +G2G1G0C-1C2=P2+G2P1+G2G1P1 +G2G1G0C-1C3=P3+G3P2+G3G2P1+G3G2G1P0+G3G2G1G0C-1C3=P3+G3P2+G3G2P1+G3G2G1P0+G3

21、G2G1G0C-1雙重分組跳躍進位雙重分組跳躍進位 將將n位全加器分成幾個大組，每個大組又包含幾個小組，大位全加器分成幾個大組，每個大組又包含幾個小組，大組之間采用串行進位，各個大組中的小組的是高位進位是同時的組之間采用串行進位，各個大組中的小組的是高位進位是同時的并且小組內(nèi)其他進位也是同時形成的，但小組內(nèi)最高位與其他位并且小組內(nèi)其他進位也是同時形成的，但小組內(nèi)最高位與其他位并不是同時進位的。并不是同時進位的。C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1P0C0令令G1*= G4+P4G3+P4P3G2+P4P3P2G1 P1*=P4P3P2P1P0 可得可得C4=G

22、1*+P1*C0同理得同理得 C8=G2*+P2*C4 C12=G3*+P3*C8 C16=G4*+P4*C12 其中其中Gi*為小組的本地進位，為小組的本地進位，Pi*是將低位是將低位C0、C4等傳到高位等傳到高位小組的條件。將小組的條件。將C4代入代入C8、C8代入代入C12、C12代入代入C16得到關(guān)于得到關(guān)于C0和和Pi*及及Gi*表達(dá)式表達(dá)式進位產(chǎn)生次序進位產(chǎn)生次序第二重進位鏈第二重進位鏈第一組第一組C0C0C1C1C2C2C3C3P1P1G1G1P4P4G4G4 P1 P1* *G1G1* *第二組第二組C6C6C7C7G5G5P8P8G8G8 P2 P2* *G2G2* *第三組

23、第三組C10C10C11C11G9G9P12P12G12G12 P3 P3* *G3G3* *第四組第四組C14C14C15C15G13G13P16P16G16G16 P4 P4* *G4G4* *P13P13P9P9P5P5C16C16C12C12C8C8C4C4C5C5C9C9C13C131、產(chǎn)生第、產(chǎn)生第1小組的小組的C1、C2、C3及各組本地進位及各組本地進位Gi*和傳遞條件和傳遞條件Pi*2、產(chǎn)生組間的進位信號、產(chǎn)生組間的進位信號C4、C8、C12、C163、產(chǎn)生第、產(chǎn)生第2、3、4小組的小組的C5、C6、C7；C9、C10、C11；C13、 C14、C15。至此進位信號全部形成，和

24、數(shù)也隨之產(chǎn)生。至此進位信號全部形成，和數(shù)也隨之產(chǎn)生。 3 2 3 2 算術(shù)邏輯單元算術(shù)邏輯單元ALUALU 一、一、ALU ALU 電路電路ALU.KiAiBiFiSN741814位位ALUF3F2F0F1S0S1S2S3MB2B3B1B0A2A3A1A0C-1Cn+4A=BGP B B3 3BB0 0和和A A3 3AA0 0是兩個操作數(shù)，是兩個操作數(shù)，F(xiàn) F3 3FF0 0是輸出結(jié)果。是輸出結(jié)果。C C 1 1 是最低是最低位的進位，位的進位，C Cn+4n+4是是SN74181SN74181向高位的進位；向高位的進位；P P、G G可供先行（跳躍）可供先行（跳躍）進位使用。進位使用。MM

25、用于區(qū)別是算術(shù)運算還是邏輯運算，用于區(qū)別是算術(shù)運算還是邏輯運算，S S3 3SS0 0可產(chǎn)生可產(chǎn)生1616種不同的運算。種不同的運算。 SN74181SN74181算術(shù)運算是用補碼實現(xiàn)的，其中減數(shù)的反碼是內(nèi)部電路算術(shù)運算是用補碼實現(xiàn)的，其中減數(shù)的反碼是內(nèi)部電路形成的，而末位加形成的，而末位加1 1是通過是通過C C-1 -1=0=0來實現(xiàn)的（來實現(xiàn)的（C C-1 -1輸入端前有一反相器）輸入端前有一反相器）ALUALU為組合邏輯電路，在應(yīng)用為組合邏輯電路，在應(yīng)用ALUALU時兩個輸入端口時兩個輸入端口A A和和B B必須與鎖存器必須與鎖存器相連，而且在運算過程中鎖存器的內(nèi)容是不變的，其輸出必須

26、送到寄相連，而且在運算過程中鎖存器的內(nèi)容是不變的，其輸出必須送到寄存器中保存。存器中保存。 SN74181SN74181是采用是采用并行進位方式并行進位方式的多功能的多功能ALUALU芯片，每芯片，每片片4 4位構(gòu)成一組，組內(nèi)是并行進位，四位進位是同時產(chǎn)生位構(gòu)成一組，組內(nèi)是并行進位，四位進位是同時產(chǎn)生的，利用的，利用SN74181SN74181芯片可構(gòu)成多位的芯片可構(gòu)成多位的ALUALU運算器。運算器。 1 1、組間串行進位的、組間串行進位的1616位位ALUALUSN74181SN74181C0A4A4A1A1B4B4B1B1F4F4F3F3 F2F2 F1F1SN74181SN74181A

27、8A8A5A5B8B8B5B5F8F8F7F7 F6F6 F5F5SN74181SN74181A12A12 A9A9B12B12 B9B9F12F12 F11F11F10F10 F9F9SN74181SN74181A16A16 A13A13B16B16 B13B13F16F16 F15F15F14F14F13F132、組間并行進位的、組間并行進位的16 位位ALU SN74182SN74182是與是與SN74181SN74181配套的產(chǎn)品，是一個產(chǎn)生先行配套的產(chǎn)品，是一個產(chǎn)生先行進位信號的部件，它可實現(xiàn)組與組之間的先行進位。進位信號的部件，它可實現(xiàn)組與組之間的先行進位。SN74181SN741

28、81C0A4A4A1A1B4B4B1B1P1P1F4F4 F1F1SN74181SN74181A8A8A5A5B8B8B5B5G2G2P2P2F8F8 F5F5SN74181SN74181A12A12 A9A9B12B12 B9B9G3G3P3P3F12F12F9F9SN74181SN74181A16A16 A13A13B16B16 B13B13G GG4G4F16F16 F13F13SN74182 G1G1C0C0C4C4C8C8C12C12C16C16P PP4P43、32位兩重進位方式的位兩重進位方式的ALUSN74181SN74181C0A4A4 A1A1B4B4 B1B1P1P1F4

29、F4 F1F1SN74181SN74181A8A8 A5A5B8B8 B5B5G2G2P2P2F8F8 F5F5SN74181SN74181A12A12 A9A9B12B12 B9B9G3G3P3P3F12F12 F9F9SN74181SN74181A16A16 A13A13B16B16 B13B13G1G1G4G4F16F16 F13F13SN74182 G1G1C0C0C4C4C8C8C12C12C16C16P1P1P4P4同右邊同右邊C32C32A32A32 A17A17B32B32 B17B17C20C20C24C24C28C28G2G2 P2P24 4、3232位三重進位方式的位三重

30、進位方式的ALUALUSN74181SN74181C0A4A4 A1A1B4B4 B1B1P1P1F4F4 F1F1SN74181SN74181A8A8 A5A5B8B8 B5B5G2G2P2P2F8F8 F5F5SN74181SN74181A12A12 A9A9B12B12 B9B9G3G3P3P3F12F12 F9F9SN74181SN74181A16A16 A13A13B16B16 B13B13G1G1G4G4F16F16 F13F13SN74182 G1G1C0C0C4C4C8C8C12C12C16C16P1P1P4P4同右邊同右邊C32C32A32A32 A17A17B32B32 B

31、17B17C20C20C24C24C28C28G2G2 P2P2SN74182C16C16C32C32C48C48G GP PC0C0一、填空一、填空1、影響并行加法器速度的關(guān)鍵因素的（、影響并行加法器速度的關(guān)鍵因素的（ ）。）。2、行波進位加法器的缺點是（、行波進位加法器的缺點是（ ）。）。3、由若干一位加法器構(gòu)成多位加法器時，進位可采用（、由若干一位加法器構(gòu)成多位加法器時，進位可采用（ ）進位）進位 法和（法和（ ）進位法。）進位法。4、ALU的基本邏輯結(jié)構(gòu)是（的基本邏輯結(jié)構(gòu)是（ ）加法器，它比行波進位加法優(yōu)）加法器，它比行波進位加法優(yōu) 越，具有先行進位邏輯，不僅可以實現(xiàn)高速運算，還能完成

32、邏越，具有先行進位邏輯，不僅可以實現(xiàn)高速運算，還能完成邏輯輯 運算。運算。5、用、用SN74181和和SN74182組成組成64位多重進位運算器，則需（位多重進位運算器，則需（ ） 片片74181和（和（ ）片）片74182。6、全加器的操作數(shù)為、全加器的操作數(shù)為Xi和和Yi，（，（ ）稱為進位產(chǎn)生信號用）稱為進位產(chǎn)生信號用Gi表表 示；（示；（ ）稱為進位傳遞信號用）稱為進位傳遞信號用Pi表示。表示。二、選擇題二、選擇題1、算術(shù)邏輯運算單元、算術(shù)邏輯運算單元74181ALU可完成（可完成（ ）。）。A、16種算術(shù)運算功能種算術(shù)運算功能 B、4位乘法運算和除法運算功能位乘法運算和除法運算功能C

33、、16種邏輯運算功能種邏輯運算功能 D、16種算術(shù)和邏輯運算功能種算術(shù)和邏輯運算功能2、四片、四片74181ALU和一片和一片74182器件配合，具有（器件配合，具有（ ）傳遞功能。）傳遞功能。A、行波進位、行波進位 B、組內(nèi)行波進行，組間先行進位、組內(nèi)行波進行，組間先行進位C、組內(nèi)先行進位，組間先行進位、組內(nèi)先行進位，組間先行進位D、組內(nèi)先行進位，組間行波進位、組內(nèi)先行進位，組間行波進位3、使用、使用74181構(gòu)成一個構(gòu)成一個16位的位的ALU，需要使用（，需要使用（ ）片。）片。A、2 B、4 C、8 D、164、加法器采用先行進位的目的是（、加法器采用先行進位的目的是（ ）。）。A、提高

34、加法器的速度、提高加法器的速度 B、產(chǎn)生進位信號、產(chǎn)生進位信號C、優(yōu)化加法器結(jié)構(gòu)、優(yōu)化加法器結(jié)構(gòu) D、增強加法器的功能、增強加法器的功能5 5、串行運算器是一種最簡單的運算器，其運算規(guī)則是按時間先后、串行運算器是一種最簡單的運算器，其運算規(guī)則是按時間先后 次序（次序（ ）。）。A A、由低位到高位逐位運算、由低位到高位逐位運算 B B、由高位到低位逐位運算、由高位到低位逐位運算 C C、由低位到高位先行進位運算、由低位到高位先行進位運算 D D、由高位到低位先行借位運算、由高位到低位先行借位運算 三、簡答題三、簡答題1 1、試述先行進位解決的問題及基本思想、試述先行進位解決的問題及基本思想2

35、2、串行加法器和并行加法器有何不同？影響并行加法器的關(guān)鍵因、串行加法器和并行加法器有何不同？影響并行加法器的關(guān)鍵因 素是什么？設(shè)低位來的進位信號是素是什么？設(shè)低位來的進位信號是C0C0，請分別按下述兩種方式，請分別按下述兩種方式 寫出寫出C4C4、C3C3、C2C2、C1C1的邏輯表達(dá)式，并畫出邏輯電路圖。的邏輯表達(dá)式，并畫出邏輯電路圖。（1 1）串行進位方式）串行進位方式 （2 2）并行進位方式）并行進位方式 3 .3 3 .3 運算器運算器 一、運算器的分類一、運算器的分類 串行運算器串行運算器并行運算器并行運算器1、操作數(shù)參與運算的時間、操作數(shù)參與運算的時間2、操作數(shù)類型、操作數(shù)類型定點

36、運算器定點運算器浮點運算器浮點運算器3、進位制、進位制二進制運算器二進制運算器十進制運算器十進制運算器二、運算器的主要技術(shù)指標(biāo)二、運算器的主要技術(shù)指標(biāo)1、機器字長：、機器字長：2、運算速度、運算速度 普通法普通法吉布森法吉布森法基準(zhǔn)法基準(zhǔn)法運算器中寄存器的位數(shù)。運算器中寄存器的位數(shù)。串行進位運算器串行進位運算器并行進位運算器并行進位運算器運算器結(jié)構(gòu)、運算方法、存取速度運算器結(jié)構(gòu)、運算方法、存取速度操作系統(tǒng)操作系統(tǒng)描述運算速度方法描述運算速度方法 運算過程運算過程（1）第一個操作數(shù)送）第一個操作數(shù)送A鎖存器。鎖存器。（2）第二個操作數(shù)送）第二個操作數(shù)送B鎖存器。鎖存器。（3）結(jié)果送到目標(biāo)空間。）

37、結(jié)果送到目標(biāo)空間。 特點特點（1）操作過程簡單。）操作過程簡單。（2）控制電路簡單，運行速度慢。）控制電路簡單，運行速度慢。三、定點運算器的基本結(jié)構(gòu)三、定點運算器的基本結(jié)構(gòu) ALU、寄存器、鎖存器、移位器和數(shù)據(jù)總線。、寄存器、鎖存器、移位器和數(shù)據(jù)總線。1、單總線結(jié)構(gòu)、單總線結(jié)構(gòu)內(nèi)部數(shù)據(jù)總線內(nèi)部數(shù)據(jù)總線ALUAB 通用寄通用寄 存器組存器組狀態(tài)標(biāo)志寄存器狀態(tài)標(biāo)志寄存器 2 2、雙總線結(jié)構(gòu)、雙總線結(jié)構(gòu)通用寄存器通用寄存器鎖存器鎖存器狀態(tài)標(biāo)志寄存器狀態(tài)標(biāo)志寄存器ALU3 3、三總線結(jié)構(gòu)、三總線結(jié)構(gòu)特點特點 速度比較快速度比較快通用通用寄存器組寄存器組ALU狀態(tài)標(biāo)志寄存器狀態(tài)標(biāo)志寄存器總線總線旁路器旁

38、路器總線總線1總線總線2總線總線3特點：速度快，硬件控制復(fù)雜。特點：速度快，硬件控制復(fù)雜。運算過程運算過程（1）將操作數(shù)）將操作數(shù)1、操作數(shù)操作數(shù)2分別從總分別從總線線1、總線、總線2送入送入ALU，并存結(jié)果于鎖存器。，并存結(jié)果于鎖存器。（2）從鎖存器中取出結(jié)果送入目標(biāo)空間。）從鎖存器中取出結(jié)果送入目標(biāo)空間。運算過程運算過程操作數(shù)通過操作數(shù)通過兩條數(shù)據(jù)線兩條數(shù)據(jù)線送入送入ALU，將結(jié)果通過將結(jié)果通過總線總線3送入通用寄存器。送入通用寄存器。知知 識識 回回 顧顧1 1、敘述、敘述7418174181和和7418274182的功能和特點？的功能和特點？2 2、說明、說明AM2901AM2901輸

39、入端輸入端R R和和S S的數(shù)據(jù)來源各有的數(shù)據(jù)來源各有哪些？哪些？3 3、AM2901AM2901有幾個寄存器？何如進行編碼的？有幾個寄存器？何如進行編碼的？寄存器的內(nèi)容讀出和寫入分別是如何進行寄存器的內(nèi)容讀出和寫入分別是如何進行的？的？ 算術(shù)邏輯運算單元算術(shù)邏輯運算單元ALU、寄存器、多路選擇器、移位器、鎖存、寄存器、多路選擇器、移位器、鎖存器和數(shù)據(jù)通路。器和數(shù)據(jù)通路。1、運算器的組成、運算器的組成寄存器是由一個由寄存器是由一個由16個寄存器組成的通用寄存器組和一個乘商寄存?zhèn)€寄存器組成的通用寄存器組和一個乘商寄存器器Q組成。通用寄存器組通過組成。通用寄存器組通過A、B口地址選擇被讀出或?qū)懭氲?/p>

40、寄存口地址選擇被讀出或?qū)懭氲募拇嫫骶幪?；乘商寄存器器編號；乘商寄存器Q能對自己的內(nèi)容完成左、右移位，其輸出可能對自己的內(nèi)容完成左、右移位，其輸出可送入送入ALU，并可接收，并可接收ALU的輸出結(jié)果。的輸出結(jié)果。二選一門，選擇二選一門，選擇A口數(shù)據(jù)或口數(shù)據(jù)或ALU結(jié)果送出芯片以給出輸出結(jié)果送出芯片以給出輸出Y的數(shù)據(jù)，的數(shù)據(jù)，OE=0時輸出。時輸出。三選一門和二選一門用來選擇送向三選一門和二選一門用來選擇送向ALU的的S、R輸入端的數(shù)據(jù)來源，輸入端的數(shù)據(jù)來源，包括包括Q、B、A和和A、D共共8種不同的組合。種不同的組合。一組三選一門完成把一組三選一門完成把ALU的輸出，左、右移一位或直傳通用寄存器

41、。的輸出，左、右移一位或直傳通用寄存器。ALU能完成能完成3種算術(shù)運算和種算術(shù)運算和5種邏輯運算種邏輯運算ALUSRCnF3F=0000over Cn+4二選一二選一三選一三選一D D（外部數(shù)據(jù)輸入）（外部數(shù)據(jù)輸入）通用寄存器組通用寄存器組16個個ABB B 鎖存器鎖存器A A 鎖存器鎖存器二選一二選一F三選一三選一RAM0RAM3MQ乘商寄存器乘商寄存器Q0Q3MA口地址口地址B口地址口地址輸出輸出YOELR0 0 00 0 101 00 1 11 0 01 0 11 1 01 1 1I 5 I 4 I 3運算功能運算功能R+SS - RR - SR或或SR與與S/R與與SR異或異或S/（R

42、異或異或S）0 0 00 0 101 00 1 11 0 01 0 11 1 01 1 1I 2 I 1I 0R SA QA B0 Q0 B0 AD AD QD 0編碼編碼功能功能I8I7I6寄存器組寄存器組Q寄存器寄存器Y輸出輸出000001010011100101110111-F BF BF/2 BF/2 B2F B2F BF Q-Q/2 Q-2Q Q-FFAFFFFFI I8 8 I I 0 0 口口A A 口口B B011 000 111 0000 0000011 000 111 0000 0001011 000 001 0001 0000011 000 011 0000 000001

43、1 001 001 0001 0000011 010 001 0001 0000二選一二選一 三選一三選一二選一二選一R S八功能八功能 ALUF三選一三選一三選一三選一D164 寄存器組寄存器組A BA鎖存器鎖存器B鎖存器鎖存器Q寄存器寄存器I0I8Cn+4OVRCnDF=0000F3/OEYA地地址址B地地址址RAM0RAM3Q0Q3Am2901四位運算器邏輯示意圖四位運算器邏輯示意圖0 0 00 0 101 00 1 11 0 01 0 11 1 01 1 1I 5 I 4 I 3運算功能運算功能R+SS - RR - SR或或SR與與S/R與與SR異或異或S/（R異或異或S）0 0 0

44、0 0 101 00 1 11 0 01 0 11 1 01 1 1I 2 I 1I 0R SA QA B0 Q0 B0 AD AD QD 0編碼編碼功能功能I I8 8I I7 7I I6 6寄存器組寄存器組Q Q寄存器寄存器Y Y輸出輸出000000001001010010011011100100101101110110111111- - -F BF BF BF BF/2 BF/2 BF/2 BF/2 B2F B2F B2F B2F BF QF Q- - - -Q/2 QQ/2 Q- -2Q Q2Q Q- -F FF FA AF FF FF FF FF F例例1 1 已知芯片已知芯片Am2

45、901Am2901的內(nèi)部邏輯示的內(nèi)部邏輯示圖、控制信號圖、控制信號說明表如圖說明表如圖所示所示二選一二選一 三選一三選一二選一二選一R S八功能八功能 ALUF三選一三選一三選一三選一D164 寄存器組寄存器組A BA鎖存器鎖存器B鎖存器鎖存器Q寄存器寄存器I0I8Cn+4OVRCnDF=0000F3/OEYA地地址址B地地址址RAM0RAM3Q0Q3Am2901四位運算器邏輯示意圖四位運算器邏輯示意圖功能功能I I8 8I I7 7I I6 6I I5 5I I4 4I I3 3I I2 2I I1 1I I0 0A A口口B B口口按壓按壓STEPSTEP鍵前鍵前按壓按壓STEPSTEP鍵

46、后鍵后D D3 3D D2 2D D1 1D D0 0ALUALU輸出輸出SVZCSVZCALUALU輸出輸出SVZCSVZCD D0R0R0 00000000010101010011000111011000111 0000000000010001010101010101010101010101011000001011000001 00010001000000000000000001010101R R0 00R0R0 001010101011001001011001001 00010001000000001010101001010101練習(xí)：（練習(xí)：（1 1）完成下表（空項添全）：）完成下表（

47、空項添全）： （2 2）說明）說明AM2901AM2901輸入端輸入端R R和和S S的數(shù)據(jù)來源各有哪些？的數(shù)據(jù)來源各有哪些？（3 3）AM2901AM2901有幾種運算功能？分別是什么？有幾種運算功能？分別是什么？（4 4）AM2901AM2901有幾個寄存器？何如進行編碼的？有幾個寄存器？何如進行編碼的？（5 5）說明）說明AM2901AM2901口口A A和口和口B B的作用的作用回答：（回答：（1 1）完成下表（空項添全）：）完成下表（空項添全）： （2 2）說明）說明AM2901AM2901輸入端輸入端R R和和S S的數(shù)據(jù)來源各有哪些？的數(shù)據(jù)來源各有哪些？（3 3）AM2901AM2901有幾種運算功能？分別是什么？有幾種運算功能？分別是什么？（4 4）AM2901AM2901有幾個寄存器？何如進行編碼的？有幾個寄存器？何如進行編碼的？（5 5）說明）說明AM2901AM2901口口A A和口和口B B的作用的作用功能