N阱CMOS薄膜工藝

1、15微電子技術(shù)綜合實踐設(shè)計報告題目： N阱CMOS芯片薄膜工藝設(shè)計 院系： 自動化學(xué)院電子工程系 專業(yè)班級： 學(xué)生學(xué)號： 學(xué)生姓名： 指導(dǎo)教師姓名： 成績： 題目一：n阱CMOS芯片制作工藝設(shè)計一設(shè)計指標要求1. 特性指標要求：n溝多晶硅柵MOSFET：閾值電壓VTn=0.5V, 漏極飽和電流IDsat1mA, 漏源飽和電壓VDsat3V，漏源擊穿電壓BVDS=35V, 柵源擊穿電壓BVGS20V, 跨導(dǎo)gm2mS, 截止頻率fmax3GHz（遷移率µn取600cm2/V·s）p溝多晶硅柵MOSFET：閾值電壓VTp= -1V, 漏極飽和電流IDsat1mA, 漏源飽和電壓

2、VDsat3V，漏源擊穿電壓BVDS=35V, 柵源擊穿電壓BVGS20V, 跨導(dǎo)gm0.5mS, 截止頻率fmax1GHz（遷移率µp取220cm2/V·s） 2. 結(jié)構(gòu)參數(shù)參考值：p型硅襯底的電阻率為50 W×cm； n阱CMOS芯片的n阱摻雜后的方塊電阻為690W/ð，結(jié)深為56mm；pMOS管的源、漏區(qū)摻雜后的表面濃度1´1020cm-3，結(jié)深為0.30.5mm；nMOS管的源、漏區(qū)摻雜后的表面濃度1´1020cm-3，結(jié)深為0.30.5mm；場氧化層厚度為1mm；墊氧化層厚度約為600 Å；柵氧化層厚度為400 &

3、#197;；氮化硅膜厚約為1000 Å；多晶硅柵厚度為4000 5000 Å。二設(shè)計內(nèi)容 1. MOS管的器件特性參數(shù)設(shè)計計算；2. n阱CMOS芯片制作的工藝實施方案（包括工藝流程、方法、條件、結(jié)果；分析光刻工藝，畫出整套光刻版示意圖）；3. 薄膜加工工藝參數(shù)計算：分析、設(shè)計實現(xiàn)場氧化、柵氧化、多晶硅柵層或掩蔽氧化膜等的工藝方法和工藝條件(給出具體溫度、時間或流量、速度等)，并進行結(jié)深或掩蔽有效性的驗證。3 MOS管的器件特性設(shè)計1、PMOS管參數(shù)設(shè)計與計算：由,其中，6×， 所以Å（為便于計算取400Å）飽和電流：1mA，式中（VGS-VT

4、）VDS(sat)， 則 IDsat1mA 故可得寬長比：由 可得寬長比： 取PMOS襯底濃度為查出功函數(shù)差與摻雜濃度的關(guān)系可知： 取發(fā)現(xiàn)當時；=0.23V,=1.18×10cm，=，符合要求, 又可知,便于計算及工藝對稱美觀性，故取 ，2.5=2.5×26=65（同一CMOS上，所以）2、NMOS管參數(shù)設(shè)計與計算：由得Å（為便于計算取400Å） , 則得又， 得再由， 式中（VGS-VT）VDS(sat)， 得閾值電壓 （取=5×q） 取時， =0.365V，此時=2.23, 6.78×，發(fā)現(xiàn)符合要求, 又得因此便于計算取L=2.

5、則W=四工藝流程分析1、襯底制備。由于NMOS管是直接在襯底上形成，所以為防止表面反型，摻雜濃度一般高于閾值電壓所要求的濃度值，其后還要通過磷離子注入來調(diào)節(jié)。CMOS器件對界面電荷特別敏感，襯底與二氧化硅的界面態(tài)應(yīng)盡可能低，因此選擇晶向為<100>的P型硅做襯底，電阻率約為50CM。 2、初始氧化。 為阱區(qū)的選擇性刻蝕和隨后的阱區(qū)深度注入做工藝準備。阱區(qū)掩蔽氧化介質(zhì)層的厚度取決于注入和退火的掩蔽需要。這是N阱硅柵CMOS集成電路的制造工藝流程序列的第一次氧化。 SiO2襯底P-Si 3、阱區(qū)光刻。 是該款N阱硅柵CMOS集成電路制造工藝流程序列的第一次光刻。若采用典型的常規(guī)濕法光刻

6、工藝，應(yīng)該包括：涂膠，前烘，壓板，曝光，顯影，定影，堅膜，腐蝕。去膠等諸工序。阱區(qū)光刻的工藝要求是刻出N阱區(qū)注入?yún)㈦s，完成N型阱區(qū)注入的窗口SiO2 P-Si4、N阱注入。 是該N阱硅柵COMS集成電路制造工藝流程序列中的第一次注入?yún)㈦s。N阱注入工藝環(huán)節(jié)的工藝要求是形成N阱區(qū)。 P-siN-well5、剝離阱區(qū)氧化層。6、熱生長二氧化硅緩沖層： 消除Si-Si3N4界面間的應(yīng)力，第二次氧化。7、LPCVD制備Si3N4介質(zhì)。綜合5.6.7三個步驟如下圖P-siN-wellSi3N4薄氧8、有源區(qū)光刻：即第二次光刻P-SiN-wellSi3N49、N溝MOS管場區(qū)光刻。 即第三次光刻，以光刻膠作

7、為掩蔽層，刻蝕出N溝MOS管的場區(qū)注入窗口。10、P溝MOS管場區(qū)B+注入： 第二次注入。P溝MOS管場區(qū)B+的注入首要目的是增強阱區(qū)上沿位置處的隔離效果。同時，場區(qū)注入還具有以下附加作用：A 場區(qū)的重摻雜注入客觀上阻斷了場區(qū)寄生MOS管的工作B 重摻雜場區(qū)是橫向寄生期間失效而一直了閂鎖效應(yīng)：C 場區(qū)重摻雜將是局部的阱區(qū)電極接觸表面的金半接觸特性有所改善。綜合9，10兩個步驟如圖 光刻膠P-SiN-B+11、局部氧化： 第三次氧化，生長場區(qū)氧化層。12、剝離Si3N4層及SiO2緩沖層。綜合11，,12兩個步驟如圖 P-SiN-13、熱氧化生長柵氧化層：第四次氧化。14、N溝MOS管溝道區(qū)光刻

8、：第四次光刻,以光刻膠做掩蔽層。15、N溝MOS管溝道區(qū)注入：第四次注入，該過程要求調(diào)解N溝MOS管的開啟電壓。綜合13,14,15三個步驟如圖P-SiN-P+16、生長多晶硅。17、刻蝕多晶硅柵：第五次光刻，形成N溝MOS管和P溝MOS管的多晶硅柵歐姆接觸層及電路中所需要的多晶硅電阻區(qū)。綜合16,17兩個步驟如圖 多晶硅P-SiN-18、涂覆光刻膠。19、刻蝕P溝MOS管區(qū)域的膠膜：第六次光刻20、注入?yún)㈦sP溝MOS管區(qū)域：第五次注入，形成CMOS管的源區(qū)和漏區(qū)。綜合18.19.20三個步驟如圖P-SiN-B21、涂覆光刻膠。22、刻蝕N溝MOS管區(qū)域的膠膜：第七次光刻23、注入?yún)㈦sN溝MO

9、S管區(qū)域：第六次注入，形成N溝MOS管的源區(qū)和漏區(qū)。24、生長磷硅玻璃PSG。綜合21.22.23.24四個步驟如圖光刻膠P-SiN-B+PSGP-SiP+N-+25、引線孔光刻：第八次光刻，如圖B+B+N-N-N-N-N-PSGP-SiP+N阱B+B+26、真空蒸鋁。27、鋁電極反刻：第九次光刻綜合26.27兩個步驟如圖N阱B+B+P+P+PSGP-SiP+VDDINOUTPNSDDSAl至此典型的N阱硅柵CMOS反相器單元的管芯制造工藝流程就完成了。五薄膜加工工藝參數(shù)計算（1） 場氧化層【結(jié)構(gòu)要求】場氧化層厚度為1m制備條件：水汽氧化，晶向（111），常壓，1094 注：標準單位：得出：t

10、=119.14min1.98h比濕氧287.5min（參某計算結(jié)果）明顯較快。氧化層質(zhì)量有待實驗驗證?。?） 多晶硅柵層【結(jié)構(gòu)要求】多晶硅柵厚度為4000 5000 Å選擇淀積：5000 Å制備條件：低壓化學(xué)氣相淀積（LPCVD），630°C，100Pa，淀積時間t。計算：=5000Å/(120Å/min)=41.67min即淀積時間為41.67min。（3） 柵氧化層【結(jié)構(gòu)要求】柵氧化層厚度為400 Å制備條件：干氧，1200°C，常壓，晶向（111） 注：標準單位：得出：t=2.65min<<干氧，1000&

11、#176;C下的19.85min 故采用本制備條件更優(yōu)（4） 氮化硅膜層【結(jié)構(gòu)要求】氮化硅膜厚約為1000 Å制備條件：常壓化學(xué)氣相淀積（APCVD）,高頻感應(yīng)爐爐溫800°C，氫氣流量5L/min，硅烷流量3mL/min,氨氣流量100ml/min,淀積速度500Å/min。所以，淀積時間=1000Å/500=2min（5） 墊氧化層【結(jié)構(gòu)要求】墊氧化層厚度約為600 Å制備條件：干氧，1200°C，常壓，晶向（111）求得t=6.38min.符合工業(yè)生產(chǎn)實際。（6） 掩蔽膜（1） 假設(shè)摻雜離子（磷，n阱）注入能量為60KeV,則生

12、長厚度為200nm(大于最小掩蔽厚度)的掩蔽膜即可達到掩蔽： （2） 驗證：由曲線得：對于P+離子（形成N阱），E=60KeV時，=72.9min,當掩蔽效果達到99.999%時，掩蔽膜的最小厚度為：所以生長200.28nm厚度的掩蔽膜合適。（3） 制備條件：干氧（1000°C，8min） 濕氧（1000°C，22min） 干氧（1000°C，12min）干氧（1000°C，6min,（100）面）查表得A=0.165m，A=A/=0.165/0.595=0.277m,B等于 =22.2min濕氧（1000°C，15min），A=0.05/0.

13、595=0.084m，B=， =1.65min干氧（1000°C，9min）,A=A/=0.165/0.595=0.277m，B等于， =478.20min六N阱光刻板 見附錄坐標紙七工藝實施方案工藝步驟工藝名稱工藝目的設(shè)計目標結(jié)構(gòu)參數(shù)工藝方法工 藝 條 件1襯底選擇得到襯底電阻率50W×cm晶向<100>2一次氧化（外延）為形成p阱提供掩蔽膜厚度：197nm厚度的掩蔽膜干氧-濕氧-干氧干氧（1000°C，8min）濕氧（1000°C，22min）干氧（1000°C，12min）3一次光刻為硼提供擴散窗口電子束曝光正膠 4一次離子注

14、入注入形成P阱離子注入5一次擴散熱驅(qū)入達到P阱所需深度結(jié)深5mm有限表面源擴散 6二次氧化作為氮化硅膜的緩沖層膜厚600Å常壓干氧氧化 7氮化硅膜淀積作為光刻有源區(qū)的掩蔽膜膜厚1000ÅAPCVD2min8二次光刻為磷擴散提供窗口電子束曝光正膠9場氧一利用氮化硅的掩蔽，在沒有氮化硅、經(jīng)離子注入的區(qū)域生成一層場區(qū)氧化層厚度1000Å濕氧氧化，95水溫。10三次光刻除去P阱中有源區(qū)的氮化硅和二氧化硅層電子束曝光正膠11場氧二生長場氧化層厚度約為1微米濕氧氧化12二次離子注入調(diào)整閾值電壓表面濃度結(jié)深方塊電阻注入P+13柵極氧化形成柵極氧化層厚度500Å低壓化學(xué)

15、氣相淀積（LPCVD），630°C，100Pa，淀積時間t。淀積時間為41.67min。14多晶硅淀積淀積多晶硅層厚度5000Å低壓化學(xué)氣相淀積（LPCVD），630°C，100Pa，淀積時間t。=5000Å/(120Å/min)=41.67min15四次光刻形成PMOS多晶硅柵，并刻出PMOS有源區(qū)的擴散窗口電子束曝光正膠16三次離子注入形成PMOS有源區(qū)表面濃度結(jié)深方塊電阻注入B+17五次光刻形成NMOS多晶硅柵，并刻出NMOS有源區(qū)的擴散窗口電子束曝光正膠18四次離子注入形成NMOS有源區(qū)峰值濃度結(jié)深方塊電阻注入P+19二次擴散達到所需結(jié)

16、深結(jié)深表面濃度熱驅(qū)入950 t=12min20淀積磷硅玻璃保護LPCVD 21六次光刻刻金屬化的接觸孔電子束曝光正膠22蒸鋁、刻鋁淀積Al-Si合金，并形成集成電路的最后互連濺射八心得體會： 兩周的課程設(shè)計結(jié)束了，在這次的課程設(shè)計中不僅檢驗了我所學(xué)習的知識，也培養(yǎng)了我如何去把握一件事情，如何去做一件事情，又如何完成一件事情。在設(shè)計過程中，與同學(xué)分工設(shè)計，和同學(xué)們相互探討，相互學(xué)習，相互監(jiān)督。學(xué)會了合作，學(xué)會了運籌帷幄，學(xué)會了寬容，學(xué)會了理解，也學(xué)會了做人與處世。 課程設(shè)計是我們專業(yè)課程知識綜合應(yīng)用的實踐訓(xùn)練，這是我們邁向社會，從事職業(yè)工作前一個必不少的過程”千里之行始于足下”，通過這次課程設(shè)計

17、，我深深體會到這句千古名言的真正含義我今天認真的進行課程設(shè)計，學(xué)會腳踏實地邁開這一步，就是為明天能穩(wěn)健地在社會大潮中奔跑打下堅實的基礎(chǔ) 通過這次課程設(shè)計，本人在多方面都有所提高。綜合運用本專業(yè)所學(xué)課程的理論和生產(chǎn)實際知識培養(yǎng)和提高學(xué)生獨立工作能力，鞏固與擴充了所學(xué)的內(nèi)容，掌握課程設(shè)計的方法和步驟，提高了計算能力，繪圖能力，熟悉了規(guī)范和標準，同時各科相關(guān)的課程都有了全面的復(fù)習，獨立思考的能力也有了提高。 在這次設(shè)計過程中，我深深體會了學(xué)以致用、突出自己勞動成果的喜悅心情，從中發(fā)現(xiàn)自己平時學(xué)習的不足和薄弱環(huán)節(jié)，從而加以彌補。九參考資料1、 王蔚，田麗，任明遠編著，集成電路制造技術(shù)原理與工藝，電子工業(yè)出版