DM816x_芯片級(jí)資源

1、1 芯片級(jí)資源1) 介紹主要包括如下資源：l 微處理器單元（MPU）子系統(tǒng)，這個(gè)子系統(tǒng)是基于帶Neon擴(kuò)展的ARM Cortex-A8微處理器l DSP子系統(tǒng)（DSPSS），包括C674x宏模塊和相關(guān)的內(nèi)存l 高清視頻協(xié)處理器（HDVICP2）系統(tǒng)MMUl 系統(tǒng)MMUl SGX350圖形子系統(tǒng)，用作3D圖形加速l 高清視頻處理子系統(tǒng)（HDVPSS），用作視頻捕捉和顯示l L3和L4互聯(lián)l 設(shè)備時(shí)鐘和Flying Adder PLLsl 錯(cuò)誤定位模塊，用于通用目的的內(nèi)存控制器l 協(xié)處理器間的通訊，帶有郵箱和自旋鎖組件l 控制模塊，對(duì)所有芯片級(jí)的控制和配置寄存器l 電源、復(fù)位、時(shí)鐘管理l 中斷控制

2、器l Boot模塊和引導(dǎo)過(guò)程2) MPU子系統(tǒng)1.2.1 介紹MPU子系統(tǒng)操作ARM核、L#互聯(lián)、中斷控制器之間的交易，MPU子系統(tǒng)是個(gè)硬宏，集成Cortex-A8處理器，還包括協(xié)議轉(zhuǎn)換、仿真、中斷處理和調(diào)試增強(qiáng)。Cortex-A8是一個(gè)ARMv7兼容的，雙流、定序執(zhí)行引擎，具有L1和L2緩存，帶有NEON SIMD媒體處理單元。中斷控制器包括在MPU子系統(tǒng)里，用來(lái)處理系統(tǒng)的Host中斷請(qǐng)求MPU子系統(tǒng)包括CoreSight兼容的邏輯，允許調(diào)試子系統(tǒng)存取Cortex-A8調(diào)試和仿真資源，包括嵌入式跟蹤宏單元。MPU子系統(tǒng)有三個(gè)功能時(shí)鐘域，包括Cortex-A8使用的高頻時(shí)鐘域，高頻域通過(guò)異步橋

3、與設(shè)備的其它部分隔離。圖1-1MPU子系統(tǒng)1.2.2 特征l ARM處理器n Cortex-A8版本R3P2n ARM架構(gòu)，版本7 ISAn 雙流，定序執(zhí)行管線n L1和L2指令和數(shù)據(jù)CACHE：32KB、4-way，帶有128位接口的16-word行n 集成L2 CACHE：256KB，16-word行，與L1之間是128位帶ECC/奇偶校驗(yàn)接口n 包括NEON媒體協(xié)處理器，它實(shí)現(xiàn)先進(jìn)的SIMD媒體處理結(jié)構(gòu)n 包括VFP協(xié)處理器，它實(shí)現(xiàn)VFPv3結(jié)構(gòu)和全兼容IEEE754標(biāo)準(zhǔn)n 擴(kuò)展接口，使用AXI協(xié)議，配置到128數(shù)據(jù)寬n 包括嵌入式跟蹤宏單元，支持非擴(kuò)散調(diào)試n 實(shí)現(xiàn)ARMv7調(diào)試，帶有觀

4、測(cè)點(diǎn)和斷點(diǎn)寄存器，和32位先進(jìn)的外設(shè)總線（APB）從接口道CORESight調(diào)試系統(tǒng)。l 加密n 對(duì)CortexA8的SECMON接口n 加密狀態(tài)機(jī)器n 防火墻n 加密RAM和ROMl AXI2OCPn 支持OCP2.2n 在兩個(gè)端口上單個(gè)請(qǐng)求多數(shù)據(jù)協(xié)議n 多目標(biāo)，包括三個(gè)OCP端口（128位、64位、32位）l 中斷控制器n 支持128個(gè)中斷請(qǐng)求l 仿真與調(diào)試n 兼容CoreSight結(jié)構(gòu)l 時(shí)鐘產(chǎn)生n 通過(guò)PRCMl DFTn 集成PBIST控制器，用來(lái)測(cè)試L2tag和數(shù)據(jù)RAM、L1I和L1D數(shù)據(jù)RAM和OCM RAM1.2.3 MPU子系統(tǒng)集成MPU子系統(tǒng)集成了如下子模塊：Cortex

5、-A8處理器：提供一個(gè)高處理能力，包含NEON技術(shù)用于移動(dòng)多媒體加速。ARM通過(guò)一個(gè)AXI總線與AXI2OCP橋通訊和接收來(lái)自MPU子系統(tǒng)中斷控制器的中斷。中斷控制器：處理模塊中斷AXI2OCP橋：允許ARM（AXI）、INTC（OCP）和模塊（OCPL3）之間進(jìn)行通訊I2Async橋：這是個(gè)OCP到OCP接口間的異步橋接口。這是在AXI2OCP橋與MPU子系統(tǒng)之間的接口，T2Async橋外部到MPU子系統(tǒng)。時(shí)鐘分頻器：提供要求的分頻時(shí)鐘到MPU子系統(tǒng)內(nèi)部模塊，并有一個(gè)來(lái)自SYSCLK2的時(shí)鐘輸入，它送到電源、復(fù)位、時(shí)鐘管理模塊。在線仿真：它全兼容CoreSight結(jié)構(gòu)并是能調(diào)試能力1.2.4

6、 MPU子系統(tǒng)時(shí)鐘和復(fù)位分布1.2.5 ARM子芯片1.2.6 AXI2OCP和I2Async橋1.2.6.1 橋的概述AXI2OCP橋，用來(lái)連接ARM A8的AXI總線與OCP原生L3互聯(lián)（64位寬）、EMIF OCP端口（128位寬）、中斷控制器和加密狀態(tài)機(jī)。它轉(zhuǎn)換AXI和OCP之間的協(xié)議，維護(hù)AXI tags到OCP Tag ID之間的映射。一個(gè)內(nèi)存區(qū)域必須為中斷操作者保留，橋被要求多一些最小的地址譯碼以便確定向哪兒提出請(qǐng)求。AXI2OCP橋和目標(biāo)模塊（EMIF、L3）操作在不同的時(shí)鐘域，在它們之間的接口必須通過(guò)一個(gè)異步橋以便合適地同步到對(duì)方的時(shí)鐘域。橋到L3是通過(guò)一個(gè)異步接口來(lái)完成，包

7、含I2Async和T2Async模塊。在MPU子系統(tǒng)邊的I2Async模塊有一個(gè)OCP端口，它與T2Async之間的傳輸是異步的，并路由到L3，T2Async在MPU子系統(tǒng)外（注意，在I2Async和T2Async之間的接口不是OCP通訊規(guī)程）。1.2.6.2 主要特征l 在C014.P里，目標(biāo)500MHz操作頻率，操作電壓是1.0Vl 通過(guò)一個(gè)128位的OCP端口和異步橋連接到EMIFl 通過(guò)64位OCP端口和異步橋連接到L3互聯(lián)l 通過(guò)32位OCP端口連接到中斷控制器（僅支持單個(gè)交易）l 對(duì)管線請(qǐng)求，支持單個(gè)請(qǐng)求多數(shù)據(jù)突發(fā)模式（數(shù)據(jù)握手）l 支持多重要請(qǐng)求l 支持加密、仿真、引導(dǎo)模式轉(zhuǎn)換l

8、 排它性的存取被轉(zhuǎn)換為橋里的非排它的讀寫(xiě)圖1-5 AXI2OCP與L3橋的概略圖1.2.6.3 AXI到OCP Tag影射表1-5讀通道AXI ID到OCP Tag的映射AXI ID請(qǐng)求類(lèi)型OCP線程O(píng)CP Tag重要請(qǐng)求4b0000NC/SO1數(shù)據(jù)裝載Thread_Mx5b000009（一個(gè)集成或總共到8Neon）4b0001器件數(shù)據(jù)裝載Thread_Mx5b0000114b0011外設(shè)N/AN/A14b1110可Cache行填充進(jìn)L1DThread_Mx5b0111014b0100取NC/SO1指令Thread_Mx5b0010014b0101取器件指令Thread_Mx5b0010114

9、b1111行填充進(jìn)L1I$（行是L2不可Cache的）Thread_Mx5b0111114b0110NC/SO1表Table-Walk請(qǐng)求（指令、數(shù)據(jù)或PLE）Thread_Mx5b0011014b1000可Cache行填充（I、D、TLB、PLE）#1，除了行填充進(jìn)L1DThread_Mx5b0100014b1001可Cache行填充（I、D、TLB、PLE）#2，除了行填充進(jìn)L1DThread_Mx5b0100114b1010可Cache行填充（I、D、TLB、PLE）#3，除了行填充進(jìn)L1DThread_Mx5b0101014b1011可Cache行填充（I、D、TLB、PLE）#4，除

10、了行填充進(jìn)L1DThread_Mx5b0101114b0010保留N/AN/AN/A4b01114b11004b11014b0000NC/SO1，或WT存儲(chǔ)Thread_Mx5b10000直到84b0001器件寫(xiě)Thread_Mx5b100014b0011外設(shè)寫(xiě)N/AN/A4b1000驅(qū)逐#1（包括PLE）Thread_Mx5b1100014b1001驅(qū)逐#2（包括PLE）Thread_Mx5b1100114b1010驅(qū)逐#3（包括PLE）Thread_Mx5b1101014b1011驅(qū)逐#4（包括PLE）Thread_Mx5b1101114b0010保留N/AN/AN/A4b01004b01

11、014b01104b11004b11014b11104b11111.2.7 中斷控制器Host ARM中斷控制器（AINTC）負(fù)責(zé)對(duì)所有來(lái)自外設(shè)服務(wù)請(qǐng)求按照優(yōu)先級(jí)產(chǎn)生nIRQ或nFIQ給Host。中斷類(lèi)型（nIRQ或nFIQ）和中斷輸入的優(yōu)先級(jí)是可編程的，AINTC與Monza處理器的接口通過(guò)AXI端口指向HASS。它有能力處理128個(gè)請(qǐng)求，它能進(jìn)行引導(dǎo)和優(yōu)先級(jí)處理作為nFIQ或nIRQ中斷請(qǐng)求。AINTC的總的特點(diǎn)：l 多達(dá)128級(jí)的中斷輸入源l 每個(gè)中斷的單獨(dú)優(yōu)先級(jí)l 每個(gè)中斷能引導(dǎo)到nFIQ或nIRQl nFIQ和nIRQ的獨(dú)立的優(yōu)先級(jí)排序l 加密掩模標(biāo)志1.2.8 電源管理1.2.9

12、Host ARM地址映射區(qū)域地址范圍尺寸內(nèi)部存儲(chǔ)器（存取沒(méi)有路由到外部OCP端口）BOOT ROM（128KB）加密0x4000 0000 0x4001 FFFF1MB公共ROM（48KB）0x4002 0000 0x4002 BFFF保留0x4002 C000 0x400F FFFF保留0x4020 0000 0x402E FFFF1MB加密/公共SRAM（64KB）0x402F 0000 0x402F FFFF內(nèi)部保留（在HASS器件上沒(méi)有實(shí)現(xiàn)的自動(dòng)Back-End端口）保留0x4010 0000 0x401F FFFF1MB私有外設(shè)映射（存取沒(méi)有路由到外部OCP端口）ARM中斷控制器（A

13、INTC）0x4820 0000 0x4820 0FFF4KB保留0x4820 1000 0x4827 FFFF508KB保留0x4828 1000 0x482F FFFF508KB128位OCP主端口0（通過(guò)DMM到EMIFs）EMIF0/EMIF1 CS00x8000 0000 0xBFFF FFFF1GB保留（EMIF0/EMIF1 CS1）0xC000 0000 0xFFFF FFFF1GB64位OCP主端口1（到L3）BOOT空間0x0000 0000 0x00FF FFFF1MBL30x0000 0000 0x5FFF FFFF（1.5GB 1MB）Tiler0x6000 0000

14、 0x7FFF FFFF256MB1.2.10 ARM編程模型用于MPU配置的寄存器更為詳細(xì)描述見(jiàn)電源、復(fù)位、時(shí)鐘管理、和中斷控制器。1.2.10.1 時(shí)鐘控制時(shí)鐘配置設(shè)置，見(jiàn)電源、復(fù)位、時(shí)鐘管理模塊（PRCM）。1.2.10.2 MPU電源模式變化MPU電源域的不同電源模式：l 基本的上電復(fù)位l MPU進(jìn)入掉電模式l MPU推出掉電模式l MPU從斷電到上電1.2.10.2.1 上電復(fù)位1.2.10.2.2 MPU進(jìn)入待機(jī)模式按照下面的操作順序，MPU進(jìn)入掉電模式，并能夠初始化上電，或者將器件從掉電模式喚醒。l ARM核僅通過(guò)軟件進(jìn)入待機(jī)模式（CP15-WFI）l ARM內(nèi)核檢測(cè)到待機(jī)后，M

15、PU模塊內(nèi)部要求MPU子系統(tǒng)進(jìn)入IDLE。l MPU待機(jī)輸出由PRCM斷言l PRCM現(xiàn)在能請(qǐng)求INTC進(jìn)入IDLE模式，來(lái)自INTC的響應(yīng)送到PRCM注意：INTC SWAKEUP輸出是到PRCM的純硬件信號(hào)，用于它的IDEL請(qǐng)求狀態(tài)，和IDEL響應(yīng)握手注意：在調(diào)試模式，ICE-Crusher能阻止MPU子系統(tǒng)進(jìn)入IDLE模式1.2.10.2.3 MPU退出待機(jī)模式MPU退出待機(jī)模式，按照操作的順序，可以初始化上電荷喚醒器件l PRCM在DPLL編程期間必須啟動(dòng)時(shí)鐘l 通過(guò)DPLL輸出的狀態(tài)，檢測(cè)有效的時(shí)鐘l 通過(guò)INTC激發(fā)一個(gè)中斷，將ARM核從STANDBYWFI模式喚醒1.2.10.2

16、.4 MPU從斷電到上電l MPU上電，NEON上電，核上電應(yīng)該按照規(guī)定的順序以最小化上電期間的最小電流。注意，核域必須上電復(fù)位在MPU復(fù)位之前l(fā) 復(fù)位順序必須按照基本的上電復(fù)位順序描述的那樣1.2.10.3 NEON電源模式變化當(dāng)NEON電源域變化被配置為自動(dòng)硬件監(jiān)視模式（CM_CLKSTCTRL_NEON1:0的CLKTRCTRK_NEON位為0x3），它不會(huì)進(jìn)入IDLE模式，除非MPU進(jìn)入待機(jī)模式，因?yàn)樵贜EON和MOU域之間的硬件休眠是獨(dú)立的。在那種情況下，為了NEON電源域變化發(fā)生，MPU域必須也被配置為自動(dòng)硬件監(jiān)視模式（CM_CLKSTCTRL_MPU1:0的CLKTRCTRL_M

17、PU位必須設(shè)為0x3）。完整的編程模型，見(jiàn)ARM Cortex-A8技術(shù)參考手冊(cè)。3) C674x子系統(tǒng)1.3.1概述DSP子系統(tǒng)（如圖1-7）包括Ti標(biāo)準(zhǔn)的TMS320C674x宏模塊和一些內(nèi)部塊（L1P，L1D和L2），DSP子系統(tǒng)支持一個(gè)從端口和一個(gè)主端口，它連接到L3互聯(lián)，它還提供三個(gè)主端口用于直接存取到HDVICP2子系統(tǒng)（HDVICP2和HDVICP2 SL2端口），這一節(jié)提供DSP子系統(tǒng)的概述和隨后與之相關(guān)的考慮。l 內(nèi)存映射l 中斷l(xiāng) 電源管理內(nèi)部結(jié)構(gòu)是下面組件的一個(gè)組合：l 高性能DSP派生品，集成了一個(gè)宏模塊，包括本地L1和L2 CACHE，內(nèi)存控制器用于音頻處理和通用目的

18、圖像和視頻處理。l L1和L2共享Cachel 專(zhuān)用的擴(kuò)展數(shù)據(jù)內(nèi)存存?。‥DMA）引擎，下載/上載數(shù)據(jù)來(lái)自/去內(nèi)存和外設(shè)擴(kuò)展到子芯片。l 專(zhuān)用的內(nèi)存管理（MMU）用于L3互聯(lián)地址空間。l 本地互聯(lián)網(wǎng)絡(luò)。l 專(zhuān)用的SYSC和喚醒產(chǎn)生器（WUGEN）模塊負(fù)責(zé)電源管理，時(shí)鐘產(chǎn)生和連接到電源、復(fù)位、和時(shí)鐘管理模塊（PRCM）。更詳細(xì)的信息見(jiàn)TMS320C674x DSP模塊參考手冊(cè)（SPRUFK5），TMS320C674x DSP CPU和指令集參考手冊(cè)（SPRUFE8），以及TMS320C674x DSP Cache用戶指南（SPRUG82）。圖1-7 TMS320C674x宏模塊框圖1.3.2 C

19、674xDSP特征和選項(xiàng)C6000器件每個(gè)周期，執(zhí)行8個(gè)32位指令，C674x CPU組成64個(gè)通用目的的32位寄存器和8個(gè)功能單元。這個(gè)8個(gè)功能單元包含：l 兩個(gè)乘法器l 6個(gè)算邏單元C6000系列有一個(gè)完整的優(yōu)化的開(kāi)發(fā)工具，包括一個(gè)高效的C編譯器，一個(gè)匯編優(yōu)化器用于簡(jiǎn)化匯編語(yǔ)言編程和計(jì)劃，一個(gè)基于Windows的調(diào)試接口用于可視化代碼執(zhí)行特征，一個(gè)硬件仿真板，兼容TI XDS510和XDS560模擬器接口。C6000器件的特點(diǎn)：l 先進(jìn)的VLIW CPU帶8個(gè)功能單元，包括兩個(gè)乘法器和6個(gè)算術(shù)單元。n 每個(gè)周期執(zhí)行8個(gè)指令，相對(duì)于典型的DSP性能高出10倍n 允許設(shè)計(jì)者開(kāi)發(fā)高效率的類(lèi)RIS

20、C代碼，以節(jié)省開(kāi)發(fā)時(shí)間l 指令包n 串行或并行執(zhí)行的8個(gè)指令代碼尺寸相等n 減少代碼尺寸，程序的存取和電源的消耗l 大部分指令可以條件執(zhí)行n 減少分支的代價(jià)n 增強(qiáng)了并行機(jī)制，提高性能l 在獨(dú)立的功能單元高性執(zhí)行代碼n 工業(yè)上最高效的C編譯器n 工業(yè)上第一個(gè)匯編優(yōu)化器，用于快速開(kāi)發(fā)和改善并行處理能力l 8/16/32位數(shù)據(jù)支持，為不同應(yīng)用，提供高效內(nèi)存支持l 40位算術(shù)優(yōu)化增加了額外的精度，為聲音合成和別的計(jì)算敏感應(yīng)用l 主要算術(shù)操作支持飽和和規(guī)則化l 域的操作和指令，提取、置位、清除、以及位計(jì)數(shù)支持通用操作，適應(yīng)控制和數(shù)據(jù)操作的應(yīng)用。C674x器件還具有額外的擴(kuò)展的能力和特征：l 每個(gè)乘法器

21、每個(gè)周期可以執(zhí)行2個(gè)16x16位或4個(gè)8x8位的乘法l 4倍8位或兩倍16位指令擴(kuò)展了對(duì)數(shù)據(jù)流的支持l 支持非對(duì)齊的32bit（word）和64bit（雙字）內(nèi)存存取l 特殊的通訊設(shè)置指令用于增加尋址通用操作和誤差校正代碼l 位計(jì)數(shù)和選轉(zhuǎn)硬件擴(kuò)展了對(duì)位級(jí)算法的支持l 緊湊指令：通用指令（AND、ADD、LD、MPY）有16位版本以減少代碼尺寸l 保護(hù)模式操作：一個(gè)特權(quán)程序執(zhí)行的2級(jí)系統(tǒng)，以支持根高能力的操作系統(tǒng)和系統(tǒng)特征，比如內(nèi)存保護(hù)l 錯(cuò)誤檢測(cè)的意外支持和程序重定向，提供魯棒代碼運(yùn)行支持l 硬件支持模循環(huán)操作以減少代碼尺寸l 每個(gè)乘法器能執(zhí)行32x32位的乘法l 增加的指令用于支持復(fù)數(shù)乘法以

22、允許每個(gè)周期多達(dá)8個(gè)的16位乘/加/減運(yùn)算l SPLOOP，硬件Buffer，實(shí)現(xiàn)硬件控制管線，導(dǎo)致更小的代碼尺寸和可中斷緊循環(huán)，以改善決策。C674x器件通過(guò)改善代碼尺寸和增加浮點(diǎn)運(yùn)算使得性能得以增強(qiáng)和擴(kuò)展：l 單精度（32位）和雙精度（64位）IEEE浮點(diǎn)運(yùn)算的硬件支持l 執(zhí)行包能跨界取l 增加到64個(gè)寄存器（每個(gè)數(shù)據(jù)通道32個(gè)）l S單元浮點(diǎn)加和減能力l 混合精度乘指令l 32x32bit整數(shù)乘，32bit或64bit結(jié)果C6000的VelociTi結(jié)構(gòu)使得它們成為第一款使用先進(jìn)的VLIW的貨架式DSP，通過(guò)增加指令級(jí)的并行機(jī)制獲得高性能。一個(gè)傳統(tǒng)的VLIW結(jié)構(gòu)組成如下：并行運(yùn)行的多個(gè)執(zhí)

23、行單元、單周期執(zhí)行乘法指令。并行機(jī)制是高性能的關(guān)鍵，它使得這些DSP的能力超過(guò)傳統(tǒng)的設(shè)計(jì)性能，VelociTi是一款高度確定性的結(jié)構(gòu)，對(duì)指令的存取、執(zhí)行、和存儲(chǔ)限制較少，它的結(jié)構(gòu)靈活，這有利于TMS320C6000優(yōu)化編譯器的效率，VelociTi的先進(jìn)特征，還包括：l 指令打包：減少代碼長(zhǎng)度l 所有指令都可以有條件執(zhí)行l(wèi) 可變寬度指令：數(shù)據(jù)類(lèi)型的靈活性l 全管線分支：0耗費(fèi)分支1.3.3 DSP子系統(tǒng)功能描述1.3.4 TMS320C674x宏模塊1.3.4.1 L1程序內(nèi)存控制器（PMC）1.3.4.2 L1數(shù)據(jù)內(nèi)存控制器1.3.4.3 統(tǒng)一的L1/L2 Cache1.3.4.4 內(nèi)部DM

24、A（IDMA）控制器1.3.4.5 特性MMU1.3.4.6 中斷控制器1.3.4.6.1 NMI中斷1.3.4.7 Power-Down控制器（PDC）1.3.4.8 帶寬管理（BWM）1.3.5先進(jìn)的事件觸發(fā)（AET）4) HD視頻協(xié)處理器子系統(tǒng)（HDVCP）1.4.1 HDVICP2概述HDVICP2是圖像和視頻硬件加速子系統(tǒng)。HDVICP2支持精度達(dá)1080p/i 60fps（或120場(chǎng)）。HDVICP2子系統(tǒng)支持下面Codec標(biāo)準(zhǔn)，也就是說(shuō)，標(biāo)準(zhǔn)的所有功能被加速（不需要DSP干預(yù)）。l H.264：BP/MP/HP編碼和解碼l H.264：Fast Profile/ECDO編碼和解碼

25、l MPEG-4：SP/ASP編碼/解碼（不支持低版本，如3.11和4.x）l H.263：Profile 0和3解碼，Profile 0編碼l Soreson Spark：V0和V1解碼（不支持編碼）l MPEG-2 SP/MP編碼和解碼l MPEG-1編碼和解碼l VC1/WMV9/RTV：SP/MP/AP編碼和解碼l ON2 VP6/VP7解碼l RV 8/9/10解碼l AVS 1.0編碼和解碼l JPEG（也包括MJPEG）Baseline編碼和解碼l H264-Annex H（MVC）HDVCP2子系統(tǒng)由下面組成：l 一個(gè)主（primary）和一個(gè)輔（secondary）管理器（s

26、equencer）：ICONT1和ICONT2，包括內(nèi)存和中斷控制，對(duì)這些管理器，ICONT1和ICONT2是等同的。l 一個(gè)視頻DMA引擎：vDMAl 一個(gè)熵編碼/解碼：ECD3l 一個(gè)運(yùn)動(dòng)補(bǔ)償引擎：MC3l 一個(gè)變換和量化計(jì)算引擎：CALC3l 一個(gè)loop濾波（deblocking filter）加速引擎：iLF3l 一個(gè)運(yùn)動(dòng)估計(jì)引擎：iME3l 一個(gè)幀內(nèi)預(yù)測(cè)引擎：iPE3l 共享級(jí)（L2）接口和內(nèi)存（256KB）l 局部互聯(lián)l 消息接口，用于在同步盒之間進(jìn)行通訊l 郵箱（MailBox）l 調(diào)試模塊，用于跟蹤事件和軟件instrumentation：SMSETTi選擇eXpress D

27、SP Digital Media（xDM）標(biāo)準(zhǔn)作為與HDVICP2的主要軟件接口。xDM標(biāo)準(zhǔn)定義了應(yīng)有程序編程接口（APIs），通過(guò)它，應(yīng)用程序啟動(dòng)一個(gè)特定的Codec，比如視頻、圖像、語(yǔ)音和音頻（又稱(chēng)VISA（Video、Image、Speech、Audio）的編解碼。1.4.1.1 HDVICP2功能描述圖1-11顯示了HDVICP2子系統(tǒng)的框圖：1.4.1.2 同步盒（SyncBox）SyncBox是一個(gè)可配制的模塊，它負(fù)責(zé)調(diào)度內(nèi)置在HDVICP2子系統(tǒng)里的所有硬件模塊，它處理所有的同步、數(shù)據(jù)共享、各加速器之間的參數(shù)傳遞。它還提供了使用異步消息的可能。1.4.2 ICONTSICONT模

28、塊是一個(gè)基于ARM968E-S的微處理器，帶有32KB緊耦合的指令內(nèi)存（TCM）和16KB緊耦合的數(shù)據(jù)內(nèi)存。它包括一個(gè)中斷控制器（INTC）、一個(gè)局部數(shù)據(jù)搬移器（mover）、它自己的用于同步其它模塊的任務(wù)的SyncBox模塊、相關(guān)的SyncBox處理者（handler）。兩個(gè)一樣的ICONT實(shí)例：ICONT1和ICONT2存在在HDVICP2子系統(tǒng)中，他們典型地能用于執(zhí)行高級(jí)處理（在幀或Slice級(jí)），控制宏塊級(jí)的邊界框計(jì)算和其它vDMA處理任務(wù)。對(duì)任何一個(gè)ICONT，軟件能做等同的映射處理。1.4.3 vDMAvDMA是一個(gè)DMA引擎，執(zhí)行外部?jī)?nèi)存到共享L2內(nèi)存的數(shù)據(jù)傳輸。vDMA還能夠執(zhí)

29、行在SL2里的內(nèi)存和在外部的內(nèi)存之間的copy。1.4.4 iME3iME3加速器也執(zhí)行視頻編碼的運(yùn)動(dòng)估計(jì)，iME3有自己的內(nèi)置SyncBox模塊用于同其它模塊的任務(wù)進(jìn)行同步。iME3比較當(dāng)前宏塊和參考區(qū)域，提供參考區(qū)域中的一個(gè)area，這個(gè)area同當(dāng)前宏塊的差異最小，它還以半像素或1/4像素精度插值產(chǎn)生1/2和1/4像素塊，另外，iME3支持在插值塊中搜索最佳匹配塊。也即支持1/2和1/4像素精度的運(yùn)動(dòng)估計(jì)。1.4.5 iPE3iPE3加速器用來(lái)執(zhí)行視頻編碼的幀內(nèi)預(yù)測(cè)，iPE3有自己的內(nèi)置SyncBox模塊，用來(lái)同其它模塊進(jìn)行任務(wù)的同步，LSE傳輸數(shù)據(jù)從內(nèi)部?jī)?nèi)存到共享L2內(nèi)存。iPE3支持

30、2個(gè)模塊，取決于視頻標(biāo)準(zhǔn)：1) 對(duì)于H264和AVS，作為空域幀內(nèi)預(yù)測(cè)估計(jì)。它用給定的幀內(nèi)預(yù)測(cè)模式，按照原是宏塊來(lái)創(chuàng)建幀內(nèi)預(yù)測(cè)宏塊，然后選擇一個(gè)最小COST的模式并推薦為以俄國(guó)優(yōu)化的幀內(nèi)預(yù)測(cè)模式。2) 對(duì)MEPG-1/2/4和VC-1，作為空域Activity，它按照特定的塊尺寸來(lái)計(jì)算原始灰度樣本的空域activity，這個(gè)模式用來(lái)提供原始灰度像素的信息，這個(gè)值用來(lái)確定編碼方式，這個(gè)值可以用來(lái)決定編碼的宏塊參數(shù)，比如編碼模式和量化參數(shù)。1.4.6 MC3MC3加速器用來(lái)執(zhí)行運(yùn)動(dòng)補(bǔ)償，MC3有兩個(gè)內(nèi)置的SyncBox模塊用于與其它HWAs的任務(wù)的同步。，LSE用來(lái)傳輸數(shù)據(jù)從內(nèi)部?jī)?nèi)存到共享L2內(nèi)存

31、。1.4.7 CALC3CALC3加速器用來(lái)執(zhí)行前向和反向變換和量化計(jì)算，CALC3有自己的內(nèi)置SyncBox模塊與其它HWA的任務(wù)同步，LSE傳輸數(shù)據(jù)從內(nèi)部?jī)?nèi)存到共享L2內(nèi)存。它能執(zhí)行變換/反變換、Q/iQ、DC/AC預(yù)測(cè)。1.4.8 iLF3iLF3加速器用來(lái)執(zhí)行deblocking濾波，邊境強(qiáng)度計(jì)算。iLF3有自己的內(nèi)置SyncBox模塊用于與其它HWAs的任務(wù)的同步。1.4.9 ECD3ECD3加速器是用來(lái)編碼和解碼數(shù)據(jù)流，ECD3有自己的內(nèi)置SyncBox模塊，用來(lái)同別的HWAs同步任務(wù)，且傳輸數(shù)據(jù)從內(nèi)部?jī)?nèi)存到共享的L2內(nèi)存支持Huffman編碼和算數(shù)編碼對(duì)于編碼，ECD3編碼宏塊信

32、息和殘差數(shù)據(jù)成一個(gè)位流，對(duì)于解碼來(lái)說(shuō)，ECD3解碼位流，恢復(fù)宏塊信息和殘差數(shù)據(jù)。1.4.10 SL2接口共享L2接口，SL2IF，是一個(gè)仲裁器，允許18個(gè)initiator存取一個(gè)交織級(jí)的8個(gè)內(nèi)存BANK。SL2IF有2套接口：1) 18個(gè)128bit接口，用于從模塊內(nèi)存到共享L2內(nèi)存的存取2) 8個(gè)128bit內(nèi)存接口，用于直接存取內(nèi)存BANKS1.4.11 消息總線消息總線是一個(gè)仲裁器，允許8個(gè)initiators存取8個(gè)目標(biāo)，它用來(lái)發(fā)放不同IPs的SyncBox產(chǎn)生的消息。1.4.12 HDVICP2局部互聯(lián)HDVICP2局部互聯(lián)支持2個(gè)外部Host互聯(lián)（Medai控制器和L3）之間的連接，2個(gè)硬件加速器（iME3、iLF3、ECD3、CALC3、Mc3、iPE3）、vDMA、和局部模塊（MailBox和SysCtrl）。1.4.13 MailBox郵箱（MailBox）功能是支持2和Host之間通過(guò)中斷的2-way通訊，允許軟件在處理器之間通過(guò)一組寄存器和相關(guān)中斷來(lái)收發(fā)信息以建立一個(gè)通訊通道。郵箱（MailBox）內(nèi)置在HDVICP2子系統(tǒng)中，在2個(gè)外部用戶和一個(gè)內(nèi)部用戶之間實(shí)現(xiàn)2-way通訊。這個(gè)通訊確保通過(guò)3對(duì)郵箱（MailBox）和每個(gè)消息隊(duì)列有4個(gè)消息FIFO深度。注意：內(nèi)部用戶是2個(gè)ICONTs之一，ICONT1和ICONT2連接在一個(gè)共享中斷線上，在IC