電子設(shè)計(jì)自動(dòng)化

1、 電子設(shè)計(jì)自動(dòng)化班級(jí) 11632135名字 吳凱老師 徐小梅 電子設(shè)計(jì)自動(dòng)化的過去，現(xiàn)在，未來 隨著電腦等各種電子產(chǎn)品的普及，電子這個(gè)名詞也越來越紅，在我們學(xué)的這個(gè)專業(yè)，從大一開始就一直在學(xué)習(xí)電子技術(shù)的各種邊緣技術(shù)。比如高頻電子電路，數(shù)電，模擬電路。EDA技術(shù)的發(fā)展階段。而到了大二的下半學(xué)期，我們才真正的開始接觸電子技術(shù)。我們開始學(xué)習(xí)怎么熟練使用各種電子設(shè)計(jì)軟件。電子設(shè)計(jì)變得越來越機(jī)械化，自動(dòng)化。 下面我就把我個(gè)人的見解和我從書上和網(wǎng)上找到的一些專業(yè)知識(shí)和大家分享一下電子設(shè)計(jì)自動(dòng)化是將計(jì)算機(jī)技術(shù)應(yīng)用于電子設(shè)計(jì)過程中而形成的一門新技術(shù)，它已經(jīng)被廣泛應(yīng)用于電子電路的設(shè)計(jì)和仿真，集成電路的版圖設(shè)計(jì)、

2、印刷電路板（PCB）的設(shè)計(jì)和可編程器件的編程等各項(xiàng)工作中。 電子設(shè)計(jì)自動(dòng)化在集成電路設(shè)計(jì)方面，主要是數(shù)字集成電路的設(shè)計(jì)自動(dòng)化，主流的軟件有Cadence Encounter，和國產(chǎn)的華大九天系統(tǒng)。模擬集成電路以及混合電路設(shè)計(jì)自動(dòng)化的發(fā)展尚不成熟，能提供主要的自動(dòng)化功能的軟件有Cadece Virtuoso和BtEDA。在射頻電路設(shè)計(jì)，因?yàn)橐婕暗綇?fù)雜的數(shù)學(xué)理論導(dǎo)致分析更加復(fù)雜，所以尚沒有任何成熟的設(shè)計(jì)自動(dòng)化軟件。 它的發(fā)展分為一下幾個(gè)階段1CAD階段20世紀(jì)60年代中期至20世紀(jì)80年代為CAD發(fā)展的初期。這個(gè)階段人們分別研制了一些單獨(dú)的軟件工具，主要有印制電路板（Printed Circui

3、t Board，PCB）布線設(shè)計(jì)、電路模擬、邏輯模擬及版圖的繪制等，從而可以利用計(jì)算機(jī)將設(shè)計(jì)人員從大量繁瑣、重復(fù)的計(jì)算和繪圖工作中解脫出來。例如，目前常用的PCB布線軟件TANGO以及用于電路模擬的SPICE軟件和后來產(chǎn)品化的集成電路版圖編輯與設(shè)計(jì)規(guī)則檢查系統(tǒng)等軟件，都是這個(gè)時(shí)期的產(chǎn)品。20世紀(jì)80年代初由于集成電路規(guī)模越來越大，制作也越來越復(fù)雜，EDA技術(shù)有了較快的發(fā)展，許多軟件公司進(jìn)入市場(chǎng)，軟件工具的產(chǎn)品開始增多。2CAE階段20世紀(jì)80年代初期至20世紀(jì)90年代初期為CAE階段，在集成電路與電子系統(tǒng)設(shè)計(jì)方法學(xué)以及設(shè)計(jì)工具集成化方面取得了許多成果。采用門陣列和標(biāo)準(zhǔn)單元法設(shè)計(jì)的各種ASIC得

4、到了極大的發(fā)展。多數(shù)CAE系統(tǒng)中還集成了PCB自動(dòng)布局布線軟件以及熱特性、噪聲、可靠性等分析軟件，進(jìn)而可以實(shí)現(xiàn)電子系統(tǒng)設(shè)計(jì)自動(dòng)化，這個(gè)階段典型的CAE系統(tǒng)有Mentor Graphics、Valid Daisy等公司的產(chǎn)品。 3EDA階段20世紀(jì)90年代以來，微電子技術(shù)以驚人的速度發(fā)展，其工藝水平已達(dá)到深亞微米（Deep Submicron）級(jí)，在一個(gè)芯片上可集成數(shù)百萬乃至上千萬晶體管，工作速度可達(dá)到Gb/s，這為制造出規(guī)模更大、速度和信息容量更高的芯片系統(tǒng)提供了基礎(chǔ)條件，同時(shí)也對(duì)EDA系統(tǒng)提出了更高的要求，并大大促進(jìn)了EDA技術(shù)的發(fā)展。20世紀(jì)90年代以后，出現(xiàn)了以高級(jí)語言描述、系統(tǒng)仿真和綜

5、合技術(shù)為特征的第三代EDA技術(shù)，它不僅極大地提高了系統(tǒng)的設(shè)計(jì)效率，而且使設(shè)計(jì)者擺脫了大量的輔助性工作，將精力集中于創(chuàng)造性的方案與概念的構(gòu)思上。大家都知道世界的格局不是一成不變的。EDA的發(fā)展趨勢(shì)也就成了大家關(guān)注的焦點(diǎn)。隨著市場(chǎng)需求的增長(zhǎng)，集成工藝水平的可行性以及計(jì)算機(jī)自動(dòng)設(shè)計(jì)技術(shù)的不斷提高，促使單片系統(tǒng)（或稱系統(tǒng)集成芯片）成為集成電路設(shè)計(jì)的發(fā)展方向，這一發(fā)展趨勢(shì)表現(xiàn)在如下幾個(gè)方面：一是超大規(guī)模集成電路的集成度和工藝水平不斷提高，深亞微米工藝，如0.18m、0.13m、90nm（2003年）已經(jīng)走向成熟，在一個(gè)芯片上完成系統(tǒng)級(jí)集成已成為可能。二是市場(chǎng)對(duì)電子產(chǎn)品提出了更高的要求，如必須降低電子系統(tǒng)

6、的成本，減小系統(tǒng)的體積等，從而對(duì)系統(tǒng)的集成度不斷提出更高的要求。三是高性能的EDA工具得到迅速的發(fā)展，其自動(dòng)化和智能化程度不斷提高，為嵌入式系統(tǒng)設(shè)計(jì)提供了功能強(qiáng)大的開發(fā)環(huán)境。最后是計(jì)算機(jī)硬件平臺(tái)性能大幅度提高，為復(fù)雜的SOC（System on a Chip）設(shè)計(jì)提供了物理基礎(chǔ)。1.2 EDA技術(shù)的基本工具EDA工具的發(fā)展經(jīng)歷了兩個(gè)大的階段：物理工具和邏輯工具?，F(xiàn)在EDA和系統(tǒng)設(shè)計(jì)工具逐步被理解成一個(gè)整體的概念：電子系統(tǒng)設(shè)計(jì)自動(dòng)化。物理工具用來完成設(shè)計(jì)中的實(shí)際物理問題，如芯片布局、印制電路板布線等；邏輯工具是基于網(wǎng)表、布爾邏輯、傳輸時(shí)序等概念，首先由原理圖編輯器或HDL進(jìn)行設(shè)計(jì)輸入，然后利用E

7、DA系統(tǒng)完成綜合、仿真、優(yōu)化等過程，最后生成物理工具可以接受的網(wǎng)表或VHDL、Verilog HDL的結(jié)構(gòu)化描述。現(xiàn)在常見的EDA工具有編輯器、仿真器、檢查/分析工具、優(yōu)化/綜合工具等。1.2.1 EDA常用工具EDA工具在EDA技術(shù)應(yīng)用中占據(jù)極其重要的位置，EDA的核心是利用計(jì)算機(jī)完成電子設(shè)計(jì)全程自動(dòng)化。因此，基于計(jì)算機(jī)環(huán)境的EDA軟件的支持是必不可少的。由于EDA的整個(gè)流程涉及不同技術(shù)環(huán)節(jié)，每一環(huán)節(jié)中必須有對(duì)應(yīng)的軟件包或?qū)Ｓ肊DA工具獨(dú)立處理，包括對(duì)電路模型的功能模擬，對(duì)VHDL行為描述的邏輯綜合等，因此單個(gè)EDA工具往往只涉及EDA流程中的某一步驟。這里就以EDA設(shè)計(jì)流程中涉及的主要軟件

8、包來為EDA工具分類，并給以簡(jiǎn)要介紹。EDA工具大致可以分為如下五個(gè)模塊。模塊一：設(shè)計(jì)輸入編輯器；模塊二：HDL綜合器；模塊三：仿真器；模塊四：適配器（或布局、布線器）；模塊五：下載器。當(dāng)然這種分類不是絕對(duì)的，現(xiàn)在也有集成的EDA開發(fā)環(huán)境，如Quartus。1.2.2 設(shè)計(jì)輸入編輯器在FPGA/CPLD設(shè)計(jì)流程中已經(jīng)對(duì)設(shè)計(jì)輸入編輯器或設(shè)計(jì)輸入環(huán)境作了部分介紹，它們可以接受不同的設(shè)計(jì)輸入表達(dá)方式、狀態(tài)圖輸入方式、波形輸入方式以及HDL的文本輸入方式。在各PLD廠商提供的EDA開發(fā)工具中一般都含有這類輸入編輯器，如Xilinx公司的Foundation、Altera公司的Quartus+PLUS等

9、。由于HDL（VHDL/Verilog HDL等）的輸入方式是文本格式，所以它的輸入實(shí)現(xiàn)要比原理圖輸入簡(jiǎn)單得多，用普通的文本編輯器即可完成。如果要求HDL輸入時(shí)有語法色彩提示，可用帶語法提示功能的通用文本編輯器，如UltraEdit、Vim、Xemacs等。當(dāng)然EDA工具中提供的HDL文本編輯器會(huì)更好用一些，如Aldec公司的Active HDL的HDL文本編輯器。輸入編輯器在多樣性、易用和通用性方面的功能不斷增強(qiáng)，標(biāo)志著EDA技術(shù)中自動(dòng)化設(shè)計(jì)程序不斷提高。1.2.3 HDL綜合器 由于目前通用的HDL語言有VHDL和Verilog HDL，這里介紹的HDL綜合器主要是針對(duì)這兩種語言。HDL誕

10、生的初衷是為了電路邏輯的建模和仿真，但直到Synopsys公司推出了HDL綜合器后，才改變了人們的看法，人們將HDL直接用于電路的設(shè)計(jì)。由于HDL綜合器是目標(biāo)器件硬件結(jié)構(gòu)細(xì)節(jié)、數(shù)字電路設(shè)計(jì)技術(shù)、化簡(jiǎn)優(yōu)化算法以及計(jì)算機(jī)軟件的結(jié)合體，而且HDL可綜合子集遲遲未能標(biāo)準(zhǔn)化，所以相比于形式多樣的設(shè)計(jì)輸入工具，成熟的HDL綜合器并不多。比較常用的、性能良好的FPGA/CPLD設(shè)計(jì)的HDL綜合器有如下三種： Synopsys公司的FPGA compiler、FPGA express綜合器； Synplicity公司的Synplify pro綜合器； Mentor Graphics子公司Exemplar Lo

11、gic的Leonardo spectrum綜合器。當(dāng)然也有應(yīng)用于ASIC設(shè)計(jì)的HDL綜合器，如Synopsys公司的Design Compiler、Synplicity公司的Synplify ASIC、Cadence公司的synergy等。1.2.4 仿真器仿真器有基于元件（邏輯門）的仿真器和HDL仿真器，基于元件的仿真器缺乏HDL仿真器的靈活性和通用性。在此主要介紹HDL仿真器。在EDA設(shè)計(jì)技術(shù)中仿真的地位十分重要，行為模型的表達(dá)、電子系統(tǒng)的建模、邏輯電路的驗(yàn)證乃至門級(jí)系統(tǒng)的測(cè)試，每一步都離不開仿真器的模擬檢測(cè)。在EDA發(fā)展的初期，快速地進(jìn)行電路邏輯仿真是當(dāng)時(shí)的核心問題，即使在現(xiàn)在，各設(shè)計(jì)環(huán)

12、節(jié)的仿真仍然是整個(gè)EDA工程流程中最耗時(shí)間的一個(gè)步驟。因此HDL仿真器的仿真速度、仿真的準(zhǔn)確性和易用性成為衡量仿真器的重要指標(biāo)。HDL仿真器按對(duì)設(shè)計(jì)語言不同的處理方式分類，可分為編譯型和解釋型仿真器。編譯型仿真器的仿真速度較快，但需要預(yù)處理，因此不便即時(shí)修改；解釋型仿真器的仿真速度一般，可隨時(shí)修改仿真環(huán)境和條件。按處理的硬件描述語言類型分，HDL仿真器可分為：VHDL仿真器、Verilog仿真器、Mixed HDL仿真器（混合HDL仿真器，同時(shí)處理Verilog HDL與VHDL）、其他HDL仿真器（針對(duì)其他HDL的仿真）。Model Technology的ModelSim是一個(gè)出色的VHDL/Verilog HDL仿真器，Verilog-XL的前身與Verilog一起誕生。1.2.5 適配器（布局、布線器）適配器的任務(wù)是完成目標(biāo)系統(tǒng)在器件上的布局布線。適配，即結(jié)構(gòu)綜合，通常由可編程邏輯器件生產(chǎn)廠商提供的專門針對(duì)器件開發(fā)的軟件來完