參考樣例2——電工電子技術(shù)教案33-36

1、科目電工電子技術(shù)應(yīng) 用課題數(shù)字電路的初步認(rèn)識 授 課講 次33-36課時8班 級1247/1248授課方式問題引導(dǎo)+探究式學(xué)習(xí)+任務(wù)驅(qū)動教學(xué)法課后作業(yè)2所用時 間90分鐘教學(xué)目的應(yīng)知1、了解常用數(shù)制與碼制2、了解基本邏輯電路，能夠進(jìn)行簡單邏輯運(yùn)算3、了解組合邏輯電路的設(shè)計方法使用教學(xué)媒體多媒體教室應(yīng)會1、邏輯門電路2、簡單邏輯運(yùn)算3、簡單邏輯電路的設(shè)計重點邏輯門電路難點組合邏輯電路的設(shè)計教學(xué)回顧1、超外差式收音機(jī)的構(gòu)造2、超外差式收音機(jī)的的工作原理。 教 學(xué) 過 程教學(xué)內(nèi)容與課堂組織【教學(xué)回顧】 快速復(fù)習(xí)上次課的知識，重點強(qiáng)調(diào)上節(jié)課的重點和難點。【新課導(dǎo)入】 問題引導(dǎo)由簡單問題引出教學(xué)內(nèi)容：在

2、數(shù)字系統(tǒng)中，邏輯電路按其功能不同可分為兩大類：一類稱為組合邏輯電路（簡稱組合電路）；另一類稱為時序邏輯電路（簡稱時序電路）。這一章學(xué)習(xí)組合邏輯電路的分析和設(shè)計。組合電路是指：該電路在任何時刻的輸出信號值，僅由該時刻電路的輸入信號組合決定，與信號輸入前電路輸出端原狀態(tài)無關(guān)（非記憶性邏輯電路）。 提問2-3人，引起大家對本次課題的注意【新課教學(xué)】數(shù)制與碼制一、數(shù)字信號與數(shù)字電路1、模擬信號（a）定義：在模擬電子技術(shù)中，被傳遞、加工和處理的信號是模擬信號（b）特點：在時間上和幅值上是連續(xù)變化的。它具有無窮多的數(shù)值，其數(shù)學(xué)表達(dá)式也較復(fù)雜，例如正弦函數(shù)、指數(shù)函數(shù)等。如圖幾種常見的模擬信號。(c)圖示：o

3、tuotu（c）指數(shù)衰減波（b）三角波otu（a）正弦波 2、數(shù)字信號(a)定義：在數(shù)字電子技術(shù)中，被傳遞、加工和處理的信號是數(shù)字信號。 (b)特點：在時間上和幅值上是斷續(xù)變化的。 (c)圖示：touotu周期性數(shù)字信號非周期性數(shù)字信號二、 數(shù)字電路的分類1、根據(jù)電路結(jié)構(gòu)的不同，數(shù)字電路可分為（a）分立元件電路：將晶體管、電阻、電容等元器件用導(dǎo)線在線路上連接起來的電路。（b）集成電路：將晶體管、電阻、電容等元器件和導(dǎo)線通過半導(dǎo)體制造工藝做在一塊硅片上而成為一個不可分割的整體電路。2、根據(jù)集成的密度不同，數(shù)字集成電路的分類如下表：分類三極管的個數(shù)典型集成電路小規(guī)模SSI最多10個邏輯門電路中規(guī)模

4、MSI10100計數(shù)器、加法器大規(guī)模LSI1001000小型存儲器、門陣列超大規(guī)模VLSI1000106大型存儲器、微處理器甚大規(guī)模106以上可編程邏輯器件、多功能集成電路 3、根據(jù)半導(dǎo)體導(dǎo)電類型不同，又可分（a）雙極型數(shù)字集成電路：以雙極型晶體管作為基本器件的數(shù)字集成電路。如TTL、ECL集成電路等。（b）單極型數(shù)字集成電路：以單極型MOS管作為基本器件的數(shù)字集成電路。如NMOS、PMOS、CMOS集成電路等。數(shù)字電路的優(yōu)點：1、便于高度集成化。 2、工作可靠性高，抗干擾能力強(qiáng)。3、數(shù)字信息便于長期保存。4、數(shù)字集成電路產(chǎn)品系列多、通用性強(qiáng)、成本低。脈沖波形的參數(shù)圖UmtrtwWT 0.9U

5、m0.5Um0.1Umtf5、保密性好。脈沖波形的主要參數(shù)Um1、脈沖幅度 ： 脈沖電壓變化的最大值，單位為（V）2、脈沖上升時間：脈沖波形從0.1上升到0.9所需的時間。3、脈沖下降時間：脈沖波形從0.9下降到0.1所需的時間。和越短，越接近于理想的矩形脈沖。單位（s）、(ms)、(s)、(ns)4、脈沖寬度：脈沖上升沿0.5到下降沿0.5所需的時間，單位和、相同。5、脈沖周期T：在周期性脈沖中，相鄰兩個脈沖波形重復(fù)出現(xiàn)所需時間，單位和、相同。6、脈沖頻率f：每秒時間內(nèi)，脈沖出現(xiàn)的次數(shù)。（Hz）（KHz）（M Hz）7、占空比q： 描述脈沖波形疏密的參數(shù)。例題1.1.1 設(shè)周期性數(shù)字波形的高

6、電平持續(xù)6ms，低電平持續(xù)10ms,求占空比q。TW=6ms,周期T=6ms+10ms=16ms,則解：因數(shù)字波形的脈沖寬度占空比=6ms/16msX100%=37.5%.2 試?yán)L出一脈沖波形，設(shè)它的占空比為50%，脈沖寬度為100ns，上升時間為10ns,而下降時間為20ns.二、數(shù)制定義：數(shù)制是一種計數(shù)的方法，它是進(jìn)位計數(shù)制的簡稱。一種進(jìn)位計數(shù)包含著兩個基本因素：（1）基數(shù)：它是計數(shù)制中所用到的數(shù)碼的個數(shù)，常用R表示。（2）位權(quán)：處在不同數(shù)位的數(shù)碼，代表著不同的數(shù)值，每一個數(shù)位的數(shù)值是由該位數(shù)碼的值乘以處在這位的一個固定常數(shù)。不同數(shù)位上的固定常數(shù)稱為位權(quán)值，簡稱位權(quán)。1、十進(jìn)制：十進(jìn)制是以

7、10為基數(shù)的計數(shù)體制。數(shù)碼是0-9 ；進(jìn)位規(guī)律是“逢十進(jìn)一”十進(jìn)制數(shù)（305.22）10可以表示為： （305.22）10=3×102+0×101+5×100+2×10-1+2×10-2 102、101、10-1、10-2稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。 2、二進(jìn)制：二進(jìn)制是以2為基數(shù)的計數(shù)體制。數(shù)碼是0-2 ；進(jìn)位規(guī)律是“逢二進(jìn)一”如：二進(jìn)制數(shù)（1011.11）2可以表示為： （1011.11）2=1×23+0×22+1×21+1×20+1×2-1+1×2-2 =8+0+2+1

8、+0.5+0.25=（11.75）103、八進(jìn)制：八進(jìn)制是以8為基數(shù)的計數(shù)體制。數(shù)碼是0-7 ；進(jìn)位規(guī)律是“逢八進(jìn)一”八進(jìn)制數(shù)（437.25）8可以表示為： （437.25）8=4×82+3×81+7×80+2×8-1+5×8-2 =256+24+7+0.25+0.078125=（287.328125） 4、十六進(jìn)制：十六進(jìn)制是以16為基數(shù)的計數(shù)體制。數(shù)碼為：09、A（10）、B（11）、C（12）、D（13）、E（14）、F（15） 十六進(jìn)制數(shù)（4E6）16可以表示為：（4E6）16=4×162+14×161+6×

9、;160=1254三、不同數(shù)制間的轉(zhuǎn)換1、其它進(jìn)制轉(zhuǎn)換成十進(jìn)制 只要利用（S）R= Ki×Ri 的展開式求其值即得十進(jìn)制數(shù)。 例如上述例中（1011）2=1×23=0×22=1×21=1×20=8+0+2+1=（11）10 （3EF）16=3×162+14×161+15×160=768+224+15=（1007）102、十進(jìn)制轉(zhuǎn)換成其他進(jìn)制 用“除R取余”法，讀數(shù)方向由下而上。 例如：把十進(jìn)制35轉(zhuǎn)換成二進(jìn)制 把十進(jìn)287轉(zhuǎn)換成十六進(jìn)制 2 35余數(shù)=1 2 17余數(shù)=1 | 高 2 8 余數(shù)=0 | 位 2 4

10、余數(shù)=0 | 到 2 2 余數(shù)=0 | 低 2 1 余數(shù)=1 | 位 0 所以（35）10=（100011）2 16 287余數(shù)=15 高位 16 17 余數(shù)=1 | 到 16 1 余數(shù)=1 | 低位 0 所以（287）10=（11F）16（3）二進(jìn)制與十六進(jìn)制間轉(zhuǎn)換 二進(jìn)制轉(zhuǎn)換成十六進(jìn)制，只要從整數(shù)最低位開始往高位數(shù)，每四位二進(jìn)制數(shù)寫成一位十六進(jìn)制數(shù)。最后不足四位可在高位補(bǔ)0 例如，二進(jìn)制數(shù)101101101轉(zhuǎn)換成十六進(jìn)制數(shù) 0001 0110 1101 1 6 D 即（101101101）2=（16D）16 十六進(jìn)制轉(zhuǎn)換成二進(jìn)制，只要把一位十六進(jìn)制數(shù)寫成四位進(jìn)制數(shù)，按順序排列即可。四、84

11、21BCD碼的概念 Decimal Codes）又稱BCD碼。它是用四位二進(jìn)制數(shù)組成一組代碼，表示一位十進(jìn)制數(shù)。十進(jìn)制數(shù)的基數(shù)是10，四位二進(jìn)制數(shù)共有24=16種不同組合。因此，選取哪十種組合的編碼方案有多種。表1是常見的幾種，其中前三種是有權(quán)碼，后兩種為無權(quán)碼。8421 BCD碼是最基本的一種有權(quán)碼，8421就是指各位的權(quán)分別為8、4、2、1，其余兩種讀者不難理解其含義。格雷碼是一種常見的無權(quán)碼。其特點是相鄰兩個代碼之間只有一位不同，是一種循環(huán)碼，正是這個特點，使格雷碼在信號傳輸中廣泛應(yīng)用。例如，把十進(jìn)制數(shù)轉(zhuǎn)換成8421 BCD碼是：（219）10=（0010 0001 1001）8421

12、BCD邏輯門電路一、基本邏輯門電路1、與邏輯（與運(yùn)算）（1）定義：只有當(dāng)一件事的幾個條件全部具備之后，這件事才發(fā)生。若用邏輯表達(dá)式來描述，則可寫為（2）電路圖（a） (3)電路狀態(tài)表（b） （4）真值表（c）（5）與邏輯符號 2、或邏輯（或運(yùn)算） （1）定義：當(dāng)決定一件事情的幾個條件中，只要有一個或一個以上條件具備，這件事情就發(fā)生。我們把這種因果關(guān)系稱為或邏輯。 若用邏輯表達(dá)式來描述，則可寫為： LA+B （2）電路圖（a） (3)電路狀態(tài)表（b） （4）真值表（c） 3、非邏輯（非運(yùn)算） （1）定義：某事情發(fā)生與否，僅取決于一個條件，而且是對該條件的否定。即條件具備時事情不發(fā)生；條件不具備時

13、事情才發(fā)生。若用邏輯表達(dá)式來描述，則可寫為： （2）電路圖（a） AL0101(c)(3)真值表（c） (4)邏輯非符號 二、幾種導(dǎo)出的邏輯運(yùn)算1、與非運(yùn)算、或非運(yùn)算、與或非運(yùn)算（1）與非運(yùn)算：先與后非 邏輯表達(dá)式為： 真值表（a） 與非邏輯符號只要輸入變量中有一個為0，輸出就為1。只有輸入變量全部為1時，輸出才為0。（2）或非運(yùn)算：先或后非 邏輯表達(dá)式為：真值表或非邏輯符號只要輸入變量中有一個為1，輸出就為0。只有輸入變量全部為0時，輸出才為1。（3） 與或非運(yùn)算：先與后或再非 邏輯表達(dá)式為：2、異或運(yùn)算和同或運(yùn)算異或運(yùn)算和同或運(yùn)算都是兩變量的邏輯運(yùn)算。 （1） 異或運(yùn)算，當(dāng)兩個變量取值相同

14、時，邏輯函數(shù)值為0；當(dāng)兩個變量取值不同時，邏輯函數(shù)值為1。 異或的邏輯表達(dá)式為： 真值表、邏輯符號真值表、邏輯符號ABL000011101110 （2）同或運(yùn)算，當(dāng)兩個輸入變量取值相同時，函數(shù)值為1，當(dāng)兩個變量取值不同時，邏輯函數(shù)值為0。 同或的 邏輯表達(dá)式：L=AB 真值表、邏輯符號 組合電路的表達(dá)方式：可用邏輯表達(dá)式、真值表、邏輯圖、卡諾圖表示，有時也可用工作波形圖表示。組合邏輯電路分析與設(shè)計一、組合邏輯電路的分析方法1、分析組合電路的目的：找出電路的輸入量和輸出量之間的邏輯關(guān)系，進(jìn)而分析該電路的邏輯功能。2、分析步驟：1） 根據(jù)已知邏輯圖逐級寫出邏輯函數(shù)表達(dá)式。2） 化簡該邏輯

15、函數(shù)表達(dá)式。3） 列出真值表，并進(jìn)行邏輯功能分析。3、舉例分析1、 分析圖1邏輯圖的邏輯功能，要求如下：1）.寫出邏輯表達(dá)式2）.列真值表3）.說明其邏輯功能。 圖1 表1Y （2）列出邏輯函數(shù)的真值表。將輸入A、B、C取值的各種組合代入邏輯表達(dá)式中，求出輸出Y的值。由此可列出表1所示的真值表。 （3）邏輯功能分析。由表1可看出：在輸入A、B、C三變量中，有奇數(shù)個1時，輸出Y為1，否則Y為0，因此，圖1所示電路為三位判奇電路，又稱為奇校驗電路。2、分析圖2邏輯電路的邏輯功能,要求如下：1）.寫出邏輯表達(dá)式2）.列真值表3）.說明其邏輯功能。圖2解：分析這道題給出了邏輯圖，輸入變量A、B，輸出變

16、量Y。根據(jù)邏輯圖的五個或非門可以寫出邏輯表達(dá)式。把輸入變量的各組取值代入邏輯表達(dá)式可分別計算出輸出變量的值，就得到真值表（表2）。分析真值表可以得到邏輯功能。（1）邏輯表達(dá)式及化簡：（2） 真值表 表2 A B Y001010100111（3）功能分析：“相同得1，相異得0”。所以是同或門。二、組合邏輯電路的一般設(shè)計方法1、組合邏輯電路的一般設(shè)計目的根據(jù)給定的實際邏輯功能，找出實現(xiàn)該功能的邏輯電路。組合邏輯電路的設(shè)計步驟與組合邏輯電路的分析步驟相反。2、組合邏輯電路具體設(shè)計步驟（1）、對命題進(jìn)行分析，找出該邏輯問題的輸入變量和輸出變量，并做出邏輯表示方法的規(guī)定。（2）、根據(jù)輸入變量和輸出狀態(tài)之

17、間的對應(yīng)關(guān)系列真值表。（3）、根據(jù)真值表寫出邏輯表達(dá)式，并化簡。（4）、根據(jù)最簡表達(dá)式畫邏輯電路圖。三、設(shè)計舉例（1）、試驗項目一、設(shè)計A、B、C三人表決電路，A具有否決權(quán)。設(shè)計一個三人投票的表決電路，當(dāng)表決某個提案時，多數(shù)人同意，提案通過，同時A具有否決權(quán)，用與非門實現(xiàn)。設(shè)A，B，C三個人，表決同意用1表示，表決不同意用0表示。Y表示表決結(jié)果，提案通過用1表示，通不過用0表示。同時考慮A具有否決權(quán)。要求：1）.列真值表2）.寫出邏輯表達(dá)式并化簡3）.畫出邏輯圖。解：根據(jù)題意，輸入變量為A、B、C,按二進(jìn)制從小到大排列，輸出為Y，ABC中如果有兩個(含A)或三個為1時，Y=1；ABC中有兩個或

18、三個為0時，Y=0。真值表如下： 邏輯表達(dá)式化簡后可得：Y=AC+AB 將上式用與非門表示：邏輯圖如下： 從試驗結(jié)果可見：設(shè)計的三人表決邏輯電路圖能實現(xiàn)三人表決，且A具有否決功能要求。 （2)、設(shè)計加法器在數(shù)字系統(tǒng)中，除了邏輯運(yùn)算外，還有數(shù)值的算術(shù)運(yùn)算，加法是最基本的運(yùn)算。在計算機(jī)中，加、減、乘、除等運(yùn)算都可按一定運(yùn)算規(guī)則轉(zhuǎn)換成加法運(yùn)算。下面和同學(xué)們一起設(shè)計加法器。 能完成加法運(yùn)算的基本電路有半加器和全加器。1）、半加器的概念：不帶低位向本位進(jìn)位的加法運(yùn)算器叫半加器。2）、設(shè)計一位二進(jìn)制半加器的電路。解：分析命題后可知，本題應(yīng)有兩個輸入變量，即設(shè)被加數(shù)A，加數(shù)B；兩個輸出函數(shù)，即本位之和S，向高位進(jìn)位C，則半加器的真值表為表4所示。 表4 圖4 根據(jù)真值表可得邏輯表達(dá)式：SA+BAB CAB根據(jù)一位二進(jìn)制半加器邏輯表達(dá)式畫出其邏輯電路圖（見圖4a）?？梢娪卯惢蜷T和與門能實現(xiàn)一位二進(jìn)制半加器的功能。半加器圖形符號見圖4b。圖中是加法器的符號，CO為